

(19)



JAPANESE PATENT OFFICE

BEST AVAILABLE COPY

## PATENT ABSTRACTS OF JAPAN

(11) Publication number 2000222207 A

(43) Date of publication of application: 11.08.00

(51) Int. Cl.

G06F 9/38

(21) Application number 2000026002

(22) Date of filing: 03.02.00

(30) Priority: 03.02.99 US 99 243721

(71) Applicant: INTERNATL BUSINESS MACH  
CORP <IBM>

(72) Inventor: MICHAEL K GUSUWINDO


(54) METHOD AND DEVICE FOR CHANGING ORDER  
OF LOAD OPERATION OF COMPUTER  
PROCESSING SYSTEMbypass sequence to be executed in case of the  
interference.

COPYRIGHT (C)2000,JPO

(57) Abstract:

**PROBLEM TO BE SOLVED:** To change the order of storing operation by passing data to which an unselected instruction gained read access before to a selected instruction when the address that the unselected instruction accessed is the same as the address that the selected instruction is to access.

**SOLUTION:** A next instruction is selected and scheduled for execution (S201). When the selected instruction is a load instruction, it is decided whether or not an unselected instruction which may ambiguously refer to the same storage location has been selected and moved beyond the load instruction (S202). When the selected instruction is the load instruction and it is decided that the unselected instruction which may ambiguously refer to the same storage location has been moved beyond the selected load instruction, operation for eliminating the ambiguity is performed (S203). These include a test of the selected load instruction for determining whether or not there is interference between load instructions out of order and preparations for a



**THIS PAGE BLANK (USPTO)**

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-222207

(P2000-222207A)

(43) 公開日 平成12年8月11日 (2000.8.11)

(51) Int.Cl.<sup>7</sup>

G 0 6 F 9/38

識別記号

3 5 0

3 1 0

F I

G 0 6 F 9/38

特記事項 (参考)

3 5 0 A

3 1 0 F

審査請求 有 請求項の数37 O L (全 28 頁)

(21) 出願番号 特願2000-26002(P2000-26002)

(22) 出願日 平成12年2月3日 (2000.2.3)

(31) 優先権主張番号 09/243721

(32) 優先日 平成11年2月3日 (1999.2.3)

(33) 優先権主張国 米国 (US)

(71) 出願人 390009531

インターナショナル・ビジネス・マシー  
ズ・コーポレーション

INTERNATIONAL BUSIN  
ESS MACHINES CORPO  
RATION

アメリカ合衆国10504、ニューヨーク州  
アーモンク (番地なし)

(72) 発明者 マイケル・ケー・グスウィンド

アメリカ合衆国06811 コネティカット州、  
ダンバリー、 バダナラム・アヴェニュー  
38 #15エー

(74) 代理人 100086243


弁理士 坂口 博 (外1名)

(54) 【発明の名称】 コンピュータ処理システムにおけるロード動作を順序変更する方法および装置

(57) 【要約】 (修正有)

【課題】 コンピュータ処理システムにおけるロード動作を順序変更する方法および装置を提供する。

【解決手段】 次の命令を選択し、命令シーケンス中のより早い位置に移動し、非選択命令が以前に選択された命令を越えて移動されており、非選択命令がデータを読み出すアドレスが、選択された命令がデータを読み出すアドレスと同じである場合、非選択命令によって以前に読み出されたデータを選択された命令にバスのバイパス・シーケンスを設け、非選択命令による将来の参照のために、選択された命令の記録格納するための機構を追加する。



## 【特許請求の範囲】

【請求項1】アウトオブオーダー実行を実現するコンピュータ処理システムで命令を実行のためにスケジュールする方法であって、

次の命令を選択し、命令シーケンス中のその現在位置からより早い位置に移動するステップと、

選択命令が読み取りアクセスのために前記記憶場所を参照できるかどうかを決定するステップと、

選択命令が読み取りアクセスのために前記記憶場所を参照できる場合、読み取りアクセスのために前記記憶場所を曖昧に参照できる非選択命令が選択命令を越えてあらかじめ移動されたかどうかを決定するステップと、

非選択命令が選択命令を越えてあらかじめ移動されており、非選択命令がデータを読み取りアクセスした記憶場所のアドレスが、選択命令によってデータが読み取りアクセスされる記憶場所のアドレスと同じである場合、

選択命令の実行中に実行され、

選択命令に非選択命令によってあらかじめ読み取りアクセスされたデータをパスするバイパス・シーケンスを設けるステップと、

選択命令が読み取りアクセスのために記憶場所を参照できる場合、選択命令が以前に非選択命令を越えて移動されたかどうかを決定するステップと、

非選択命令による将来の参照のために、選択命令の記録を格納するための機構を追加するステップと、を含むことを特徴とする方法。

【請求項2】選択命令が非選択命令を越えてあらかじめ移動された場合、前記追加するステップを実行する請求項1記載の方法。

【請求項3】非選択命令が読み取りアクセスのための前記記憶場所を曖昧参照できる場合、前記追加するステップを実行する請求項1記載の方法。

【請求項4】選択すべき命令が残っているかどうかを決定するステップと、

選択すべき命令が残っている場合、前記選択するステップに戻るステップと、をさらに含む請求項1記載の方法。

【請求項5】異なる命令を越えてあらかじめ移動された第一の命令に、異なる命令を識別するロードタグ識別子を割り当てるステップをさらに含む請求項1記載の方法。

【請求項6】非選択命令が以前に選択命令を越えて移動されたかどうかを決定する前記ステップが、

ロードタグ識別子が非選択命令に割り当てられたことがあるかどうかを決定するステップと、

ロードタグ識別子が選択命令を識別するかどうかを決定するステップと、を含む請求項5記載の方法。

【請求項7】選択命令が以前に非選択命令を越えて移動されたかどうかを決定する前記ステップが、

ロードタグ識別子が選択命令に割り当てられたことがあ

るかどうかを決定するステップと、

ロードタグ識別子が非選択命令を識別するかどうかを決定するステップと、を含む請求項5記載の方法。

【請求項8】ロードタグ識別子をアウトオブオーダー・ロード命令語とともに格納するステップをさらに含む請求項5記載の方法。

【請求項9】アウトオブオーダー実行を実現するコンピュータ処理システムで命令を実行のためにスケジュールする方法であって、次の命令を選択し、命令シーケンス中のその現在位置からより早い位置に移動するステップと、

選択命令が読み取りアクセスのために記憶場所を参照するかもしれないかどうかを決定するステップと、

選択命令が読み取りアクセスのために記憶場所を参照するかもしれない場合、選択命令が、読み取りアクセスのために記憶場所を参照するかもしれない非選択命令に対してインオーダー命令であるかどうかを決定するステップと、

選択命令が、非選択命令に対してインオーダー命令であり、非選択命令がデータを読み取りアクセスしたところの記憶場所のアドレスが、選択命令がデータを読み取りアクセスするところの記憶場所のアドレスと同じである場合、前記選択命令の実行中に実行される、非選択命令によって以前に読み取りアクセスされたデータを選択命令にパスするバイパス・シーケンスを設けるステップと、

選択命令が読み取りアクセスのために記憶場所を参照するかもしれない場合、前記選択命令が非選択命令に対してアウトオブオーダー命令であるかどうかを決定するステップと、

前記選択命令が前記非選択命令に対してアウトオブオーダー命令である場合、前記非選択命令による将来の参照のために、選択命令のレコードを格納するための機構を追加するステップと、を含むことを特徴とする方法。

【請求項10】選択命令が非選択命令に対してアウトオブオーダー命令である場合、前記追加ステップを実行する請求項9記載の方法。

【請求項11】非選択命令が読み取りアクセスのために記憶場所を曖昧に参照するかもしれない場合、前記追加ステップを実行する請求項9記載の方法。

【請求項12】レコードが、選択命令がデータを読み取りアクセスしたところの記憶アドレスと、データに対応する値とを含む請求項9記載の方法。

【請求項13】各アウトオブオーダー命令に識別子を割り当てて、アウトオブオーダー命令およびアウトオブオーダー命令に対してインオーダーである命令を識別するステップをさらに含む請求項9記載の方法。

【請求項14】識別子をアウトオブオーダー命令語の中に格納する請求項13記載の方法。

【請求項15】識別子を、それに割り当てられたアウト

アウトオブオーダー命令のレコードの中に記録する請求項13記載の方法。

【請求項16】アウトオブオーダー命令に割り当てられた識別子で識別されるインオーダー命令が実行されており、干渉しないものであると決定されている場合、アウトオブオーダー命令のレコードを破壊するための手段を追加するステップをさらに含む請求項13記載の方法。

【請求項17】アウトオブオーダー命令のレコードが後の割り当て要求によって自動的に取って代わられるように設ける請求項9記載の方法。

【請求項18】レコード中に格納されたデータ単位が、不可分性を保証する可能な最大データ単位である請求項9記載の方法。

【請求項19】多数のアウトオブオーダー命令がインオーダー命令と同じアドレスを参照する場合、最下位の論理プログラム・アドレスを有するデータがインオーダー・ロード命令にバスされることを保証するために優先順位符号化を実現するステップをさらに含む請求項9記載の方法。

【請求項20】命令シーケンスが少なくとも一つの処理装置によって実行され、多数の読み取りアクセスがアウトオブオーダー・ロード命令および少なくとも一つの他のロード命令によって起動されるコンピュータ処理システム中の記憶場所からの多数の読み取りアクセスの間に得られるデータ値の間の整合性を執行する方法であって、アウトオブオーダー・ロード命令を実行して少なくとも一つの処理装置を制御して、アウトオブオーダー・ロード命令によって識別される記憶場所から第一のデータを少なくとも読み取りアクセスさせるステップと、少なくとも一つの他のロード命令が使用するための、第一のデータがロードされたところの記憶場所のアドレスと、第一のデータに対応する値とを含む、アウトオブオーダー・ロード命令のレコードを生成するステップと、少なくとも一つの他のロード命令を実行し、少なくとも一つの他のロード命令の実行中に少なくとも一つの処理装置を制御して、

アウトオブオーダー命令が第一のデータをロードしたところの記憶場所のアドレスが、少なくとも一つの他のロード命令がデータをロードするところのアドレスと重複する、または同じであるかどうかを決定するステップと、アドレスが同じである、または重複する場合、それぞれ第一のデータまたはその一部をレコードから少なくとも一つの他のロード命令にバスするステップと、を実行させるステップと、を含むことを特徴とする方法。

【請求項21】処理装置が命令シーケンス中のアウトオブオーダー・ロード命令の元の位置に達した場合、レコードを破壊するステップをさらに含む請求項20記載の方法。

【請求項22】命令シーケンス中のアウトオブオーダー・ロード命令の元の位置でレコードを削除するための手段

を追加するステップをさらに含む請求項20記載の方法。

【請求項23】各アウトオブオーダー命令に識別子を割り当てて、アウトオブオーダー命令およびアウトオブオーダー命令に対してインオーダーである命令を識別するステップをさらに含む請求項20記載の方法。

【請求項24】アウトオブオーダー命令を実行する前記ステップが、少なくとも一つの処理装置を制御して、第一のデータをアウトオブオーダー命令によって識別される第一の標的レジスタ中に配置させるステップをさらに含む請求項20記載の方法。

【請求項25】前記決定ステップおよびバスするステップが、少なくとも一つの処理装置によって実行される一つの命令を含む請求項20記載の方法。

【請求項26】命令シーケンスが少なくとも一つの処理装置によって実行され、多数の読み取りアクセスが少なくとも一つのアウトオブオーダー・ロード命令および一つのインオーダー・ロード命令によって起動されるコンピュータ処理システムの記憶サブシステム中の場所からの多数の読み取りアクセスの間に得られるデータ値の間の整合性を執行するための装置であって、データが読み取りアクセスされたところの記憶サブシステム中の場所のアドレスと、データに対応する値とを含む、少なくとも一つのアウトオブオーダー・ロード命令のレコードを格納するための格納手段と、インオーダー命令を処理するとき、少なくとも一つのアウトオブオーダー・ロード命令がデータを読み取りアクセスしたところの記憶サブシステム中の場所のアドレスと、インオーダー・ロード命令がデータを読み取りアクセスするところの記憶サブシステム中の場所のアドレスとを比較するための比較論理と、前記格納手段に指図してレコードを格納させ、少なくとも一つのアウトオブオーダー命令のレコードにアクセスしてアドレスを前記比較論理に供給するための制御論理と、

前記比較論理によって比較されたアドレスがそれぞれ等しい、または重複する場合、前記制御論理の制御の下で、前記格納手段に格納された値またはその一部をインオーダー命令に供給するためのデータ選択機構と、を含むことを特徴とする装置。

【請求項27】前記格納手段が、CAM構造またはレコードを格納するために予め指定された前記記憶サブシステム中の区域である請求項26記載の装置。

【請求項28】前記レコードが、前記アウトオブオーダー・ロード命令に対応するインオーダー・ロード命令を識別するための識別子をさらに含む請求項26記載の方法。

【請求項29】前記識別子で識別されるように前記アウトオブオーダー命令に対応する前記インオーダー命令が実行されており、干渉しないものであると決定されている場合、記格納手段に格納されたレコードを削除するための

手段をさらに含む請求項 28 記載の装置。

【請求項 30】少なくとも一つのアウトオブオーダー・ロード命令およびインオーダー・ロード命令を処理するとき、データを読み取りアクセスするところの記憶サブシステム中の場所のアドレスを生成するためのアドレス生成論理をさらに含む請求項 26 記載の装置。

【請求項 31】インオーダー・ロード命令がデータを読み取りアクセスするところの記憶中の場所のアドレスからデータを読み取りアクセスしたことがある多数のアウトオブオーダー・ロード命令が存在する場合、命令シーケンス中で最下位の元の位置を有するデータを検出するための優先順位符号化手段をさらに含む請求項 26 記載の装置。

【請求項 32】命令シーケンスが少なくとも一つの処理装置によって実行され、多数の読み取りアクセスが少なくとも一つの先に実行されたロード命令および現在実行中のロード命令によって起動されるコンピュータ処理システムの記憶サブシステム中の場所からの多数の読み取りアクセスの間に得られるデータ値の間の整合性を執行するための装置であって、

データが読み取りアクセスされたところの記憶サブシステム中の場所のアドレスと、データとを含む、少なくとも一つの先に実行された命令のレコードを格納するための格納手段と、

現在実行中の命令を処理するとき、少なくとも一つの先に実行された命令がデータを読み取りアクセスしたところの場所のアドレスと、現在実行中の命令がデータを読み取りアクセスするところの場所のアドレスとを比較し、少なくとも一つの先に実行された命令が、現在実行中の命令よりも後の命令番号をそれに対応して有するかどうかを決定するための干渉試験および優先順位エンコーダと、

前記格納手段に指図してレコードを格納させ、少なくとも一つの先に実行された命令のレコードにアクセスしてアドレスを前記干渉試験および優先順位エンコーダに供給するための制御論理と、

前記前記干渉試験および優先順位エンコーダによって比較されたアドレスが等しい、または重複し、少なくとも一つの先に実行された命令が、より遅い命令番号をそれに対応して有する場合、前記干渉試験および優先順位符号化論理の制御の下で、前記格納手段に格納されたデータまたはその一部を現在実行中の命令に供給するためのデータ選択機構と、を含むことを特徴とする装置。

【請求項 33】前記干渉試験および優先順位エンコーダによって比較されるアドレスが等しくなく、重複もしない場合、前記データ選択機構が、記憶サブシステム中に格納されたデータを現在実行中の命令に供給する請求項 32 記載の装置。

【請求項 34】少なくとも一つの先に実行された命令が二つ以上存在する場合、前記データ選択機構が、論理的

にもっとも早い干渉する先に実行された命令に対応するデータを格納手段から現在実行中の命令に供給する請求項 32 記載の装置。

【請求項 35】現在実行中の命令がデータを読み取りアクセスするところの記憶中の場所のアドレスからデータを読み取りアクセスしたことがある少なくとも一つの先に実行された命令が二つ以上存在する場合、前記干渉試験および優先順位エンコーダが、命令シーケンス中で最下位の元の位置を有するデータを検出する請求項 32 記載の装置。

【請求項 36】命令番号が、処理装置によって所与の期間に処理することができる数の少なくとも 2 倍の数  $n$  の命令を符号化するのに十分に広い請求項 32 記載の装置。

【請求項 37】少なくとも一つの先に実行された命令の命令番号が、現在実行中の命令の命令番号に続く  $n-1$  の範囲にある場合、少なくとも一つの先に実行された命令が現在実行中の命令よりも後の命令番号を有する請求項 36 記載の装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、一般にコンピュータ処理システムに関し、特に、コンピュータ・プログラムにおけるロード動作を順序変更する方法および装置に関する。本発明は、プログラムが生成されるときに順序変更される動作（静的順序変更）および実行時に順序変更される動作（動的順序変更）に適用可能である。

【0002】

【従来の技術】現在の高性能プロセッサは、プログラムにおける命令レベルの並列性を利用するため（すなわち、一度に二つ以上の命令を実行するため）、スーパースケラ技術、スーパーパイプライン技術および/または VLIW（長大命令語）技術に依存する。一般に、これらのプロセッサは、多数の機能装置を含み、命令シーケンスを実行し、1 サイクルあたり二つ以上の命令を記憶から取り出すことができ、従属性および資源可使用性に依拠して 1 サイクルあたり二つ以上の命令を実行にディスパッチすることができる。

【0003】所与の時点でディスパッチされる命令をプロセッサが選択するところの命令のプールは、アウトオブオーダー実行の使用によって拡大される。アウトオブオーダー実行とは、後から現れる動作が、その動作によって要求される資源が使用中でないならば先に実行されるよう、命令シーケンス中の動作を順序変更する技術である。したがって、アウトオブオーダー実行は、多数の機能装置の可使用性を利し、さもなくばアイドル状態になるであろう資源を活用することにより、プログラム全体の実行時間を短縮する。動作の実行の順序変更は、プログラムの機能的挙動が、命令を元の順序で実行したならば得られるであろうものと同じになるよう、それらの動作に

よって生じる結果をも順序変更することを要する。

【0004】記憶関連の動作の場合、記憶ロード動作が記憶からデータを読み取り、それをプロセッサのレジスタにロードし、ロードしたデータに従属する動作のシーケンスを頻繁に実行する。したがって、アイドル状態の資源を使用することに加えて、記憶ロード動作の早めの（アウトオブオーダー）開始が、潜在的なキャッシュ・ミスを含む、記憶にアクセスする際の遅延を隠すことができる。

【0005】一般に、アウトオブオーダー実行および結果の順序変更を実現するには二つの基本的な手法がある。すなわち、動的順序変更および静的順序変更である。動的順序変更では、命令は実行時に解析され、命令および結果はハードウェア中で順序変更される。静的順序変更では、プログラムが生成されるとき、コンパイラ／プログラマが命令およびそれらの命令によって生じる結果を解析し、順序変更する。したがって、順序変更のタスクはソフトウェアによって達成される。これら二つの手法は、組み合わせることもできる。

【0006】一般にはアウトオブオーダー実行、特に記憶間動作をサポートするための有意な研究が実施されてきたが、そのような研究は主としてユニプロセッサ実行に集中してきた。これは逆に、1個のプロセッサ上で実行するように設計された一つの命令ストリームにおけるロードおよび（同期）ストア動作の間の順序付けに焦点を置いていた。本発明は、多重処理環境で典型的に見られる非同期記憶参照および1個の記憶セルに対する多数の読み取り動作間の順序変更に対するそれらの影響の問題を扱う。このような変換（すなわち順序変更）は、厳密なユニプロセッサ環境では安全であるが、マルチプロセッサ環境は、さらなる問題点、たとえば、別個の未知の命令ストリームを有する別のプロセッサによって書き込みが実施される危険性を提起する。

【0007】予測可能で反復可能なプログラムの計算を達成するため「シーケンス整合性」の要件が、L. Lamportによる文献「How to Make a Multiprocessor that Correctly Executes Multiprocess Programs」IEEE Transactions on Computers, C-28(9), pp. 690-91 (1979年9月)に記載されている。Lamportによるこの文献は、マルチプロセッサ・システムを「実行の結果が、すべてのプロセッサの動作を順序どおりに実行したときと同じであり、個々のプロセッサの動作が、そのプログラムによって指定された順序でこのシーケンス中に現れる」ならば、シーケンス整合したものと定義している。静的な投機実行の場合、順序変更されたプログラム・テキストではなく、元の論理的プログラム・テキストの順序が権威を有し、コンパイラおよびハードウェア実現形態が共同してその元の順序に等しい実行を生成しなければならない。

【0008】システム中の多数のプロセッサの間のコヒ

ーレンス・プロトコルを簡素化しながら適切な性能を達成するためには、上述した厳密にシーケンス整合した順序のいくらかの緩和が可能である。許容しうるタイプの順序変更は、特定の實現形態によって保証される記憶整合性モデルに依存する。現在使用され、提唱されている整合性モデルおよびそれらの特性の概要が、S. AdveおよびK. Gharachorlooによる文献「Shared Memory Consistency Models: A Tutorial」Technical Report 9512, Dept. of Electrical and Computer Engineering, Rice University, Houston, Tx (1995年9月)に記載されている。

【0009】これらすべての緩和モデルにおける基本的要件は、記憶コヒーレンスを達成するための書き込み直列化、すなわち、同じ場所に対するすべての書き込みが何らかの順序で直列化され、いかなるプロセッサに関してもその順序で実行されるということである。これは、Lamportによって記載された、各記憶セルを記憶モジュールとみなすシーケンス整合性に等しい。われわれは、1個の記憶セルに関するシーケンス整合性を書き込み直列とみなして、より大きな記憶モジュールの場合のシーケンス整合性とは区別する。記憶コヒーレンスは、同じ記憶場所に対する連続的なロード動作がその記憶場所で提示されるデータ項目の弱昇順を保存することを保証することによって達成することができる。したがって、ロード動作のシーケンスでは、いかなるロードも、その前のロードと同じ、またはそれよりも後のデータ項目しか提示することができない。

【0010】たとえば、第二のプロセッサによって所与の記憶場所に書き込まれるデータ項目d1、d2、d3、d4、d5、d6などのシーケンスを考えてみよう。第一のプロセッサによるその記憶場所からの連続的なロード動作は、第一のロード動作によって戻されたものと同じデータ項目またはその記憶セル中に存在する、より後の項目を提示することができる。したがって、第一のロード動作がデータ項目d2を戻したならば、第二のロード動作は、データ項目d2、d3、d4などを戻すことはできるが、データ項目d1を戻すことはできない。あるいはまた、第一のロード動作がデータ項目d4を戻したならば、第二のロード動作は、データ項目d4、d5、d6などを戻すことはできるが、データ項目d1、d2またはd3を戻すことはできない。

【0011】直列実行では、この問題が、順方向に進む時間の性質によって自動的に解決されることは明らかである。しかし、アウトオブオーダー・プロセッサに関しては、同じ記憶場所にアクセスするロード動作がアウトオブオーダーになって、静的に後のロード命令が、より後の時点で実行されるデータ項目を、データ項目のシーケンスの中でその静的に先行するロード命令よりも先に読み出すことになる。

【0012】動作を順序変更する能力を制限する一つの

要因は、曖昧な記憶参照である。これは、記憶ロード動作が命令シーケンス中の別の記憶ロード動作よりも後で現れ、アウトオブオーダー動作によってアクセスされる記憶場所とインオーダー・ロード動作によってアクセスされる記憶場所とが異なるかどうかを前もって決定することができない場合に当てはまる。たとえば、以下のコード断片を考えてみよう。

【0013】  $s = (X + a * 4 + 5)$

$u = s + 4$

$t = Y$

$v = t + 8$

\*は、指定されたアドレスに対する記憶アクセスを示し、よって、\*Yは、そのアドレスがYに含まれる記憶場所を示し、 $(X + a * 4 + 5)$ は、そのアドレスが式  $X + a * 4 + 5$  によって指定される記憶場所を示す。

【0014】aがプロセッサのレジスタr1に格納された値であり、XおよびYがレジスタr2およびr9の中にあり、s、t、uおよびvがそれぞれレジスタr4、r5、r6およびr7に割り当てられていると仮定する

```
mul    r10,r1,4      || load r5,(r9)
add    r11,r10,5      || ...
add    r12,r11,2      || add    r7,r5,8
load   r4,(r12)      || ...
...                  || ...
add    r6,r4,4        || ...
```

【0018】2個の実行装置を有する機械では、上記シーケンスは、完了するのに6サイクルを要する（ロードが2サイクルを要し、他の各動作が1サイクルずつ要すると仮定）。

【0019】他方、 $X + a * 4 + 5$  およびYが常に異なると判断することができない（すなわち、アドレスが曖昧である）ならば、二つの式を元の順序でスケジュールしなければならず、完了するのに9サイクルを要する（同じく、ロードが2サイクルを要し、他の各動作が1

書き込み直列    書き込み直列    書き込み直列    非書き込み直列

第一のロード動作(s)	d1	d1	d2	d2
第二のロード動作(t)	d1	d2	d2	d1

【0022】以下の例で、両方のロード動作が同じ記憶場所を参照するならば、順序変更された命令のスキームが、変数sの後に変数tを読み出す実際のユーザ・プログラムをして、後のデータ項目d2が先のデータ項目に先行するシーケンスを見させることができる。これは、

```
mul    r10,r1,4      || load   r5,(r9)
add    r11,r10,5      || ...
add    r12,r11,r2     || add    r7,r5,8
load   r4,(r12)      || ...
...                  || ...
add    r6,r4,4        || ...
```

【0024】これは、正味には、d2をsにロードし、

と、上記コード断片を以下の命令シーケンスによって表現することができる（命令の名前の後の最初のレジスタが標的レジスタであり、残りのレジスタはオペランドである）。

【0015】

```
mul    r10,r1,4      ;r10=a*4
add    r11,r10,5      ;r11=a*4+5
add    r12,r11,r2     ;r12=X+a*4+5
load   r4,(r12)      ;s=(X+a*4+5)
add    r6,r4,4        ;u=s+4
load   r5,(r9)       ;t=Y
add    r7,r5,8        ;v=t+8
```

【0016】 $X + a * 4 + 5$  およびYが異なるアドレスを参照していると判断することができるならば、並列実行のために四つの式をスケジュールして、たとえば以下のシーケンスを出すことができる（記号||は並列実行を表す）。

【0017】

```
|| load r5,(r9)
|| ...
|| add    r7,r5,8
|| ...
|| ...
```

サイクルずつ要すると仮定）。

【0020】両方のロード・アドレスが同じ記憶場所を参照し、その記憶場所が、d1の後にd2が続くデータ項目シーケンスを受けるならば、変数sおよびtに関して全部で四つの読み取りアクセスの組み合わせが可能である。これらのうち、以下に示す最初三つの組み合わせは書き込み直列化されているが、四番目の組み合わせは書き込み直列化の要件を満たしていない。

【0021】

マルチプロセッサの同期化、すなわちDMAデバイスとの通信に関して有意な問題である。

【0023】第二のプロセッサが、sおよびtへのロードによって参照される記憶場所にデータd1を書き込む。

```
|| load   r5,(r9)
|| ...
|| add    r7,r5,8
|| ...
|| ...
```

d1をtにロードする効果を有し、それは、第二のプロ



セッサによって両方のロード動作によってアクセスされる記憶場所に実際に格納された、書き込み直列化された数値のシーケンスと整合しない。

【0025】上記の例は不定形的である。記憶参照における曖昧さが、そうでなければ並列に実行することができるであろう動作の逐次実行を強要することにより、システム性能をひどく低下させる。しかし、ユーザ・プログラムによって認知されるロード結果値のシーケンスが書き込み直列化される限り、そのような命令の直列化を避けることができる（すなわち、論理的に後続するロード動作を論理的に先行するロード動作よりも先に実行することができる）。したがって、ロード動作のデータ・シーケンスがそれらの元のプログラム順序で記憶中の対応するデータ・シーケンスと整合している限り、インオーダー・ロード動作よりも先に実行されるアウトオブオーダー動作は有効である（すなわち、後続する各ロードが、論理的に先行するすべての読み取り動作と同じ値またはそれらに対して時系列的に後で生じる値を返す）。そのうえ、これらの値が整合しているならば、アウトオブオーダーでロードされたデータに従属する動作もまた、アウトオブオーダーで実行することができる。他方、これらの値が整合していないならば、アウトオブオーダーでロードされたデータおよびそれから誘導される結果は無効であり、インオーダー点でロード動作および対応する従属動作を再び実行しなければならない。

【0026】プロセッサによる曖昧な参照を伴う記憶動作を順序変更する問題の解消に向けて種々の試みがなされてきた。これらのスキームの大部分は、命令が静的に（すなわち、プログラムが生成されるとき）順序変更されると仮定している。これらのスキームはすべて、アドレス比較またはロード結果値比較のいずれかによる干渉の検出に依存する。干渉が検出されるならば、インオーダー・ロード動作よりも前に実行されるようにスケジュールされたアウトオブオーダー・ロード動作（および、場合によっては、すでに実行されたロードに従属する動作）を、その元のインオーダー点で再実行しなければならない。すなわち、これらの機構が、すべての干渉するロード動作をインオーダーで再実行することにより、書き込み直列化を執行する。干渉検出および再実行は、余計な命令（ソフトウェアベースのスキーム）またはソフトウェア支援を要することもある専用ハードウェア資源（ハードウェアベースのスキーム）のいずれかによって実行される。

【0027】既存の機構は、アドレスが重複するときの正しさを保証するため、先に実行されたロード命令（すなわち、アウトオブオーダー・ロード命令）が別のロード命令（すなわち、インオーダー・ロード命令）に干渉したことを認識し、先に実行されたアウトオブオーダー・ロード命令およびすでに実行されたロード命令（すなわち、アウトオブオーダー・ロード命令）に従属する命令を再実

行する。

【0028】たとえば、先に記したコード断片は、以下のように変形することができる。

【0029】

t=\*Y

v=t+8

s=(X+a\*4+5)

u=s+4

if (Y=(X+a\*4+5)) /\* アドレスを比較 \*/

t=\*Y

v=t+8

endif

【0030】静的順序変更の場合、コンパイラ・プログラムによって生成される命令の順序は、提案される種々のスキームの間で異なる。普通、別のロード命令を越えて移動されたロード命令は、ロード動作を実行し、他のロード命令によって使用されるアドレスを監視し始める新たな命令（または命令シーケンス）によって取って代わられる。移動されたロード命令が元々位置していた場所を示し、干渉するストア動作の監視の範囲の終わりを決定するためには、別の命令（またはアウトオブオーダー・ロード命令中の命令フィールド）が使用される。

【0031】動的順序変更の場合、種々のロード命令は、プログラム順序で、すなわち、第一のロード命令の後に第二のロード命令が続く順序でプロセッサに提示される。プロセッサが命令を順序変更し、静的順序変更の場合と同様、プロセッサは、第一のロード命令が、第二の、すでに実行されたアウトオブオーダー・ロード動作によって読み出された記憶場所にロードするかどうかを検出することができなければならない。たとえば、プロセッサは、そのロード命令をアウトオブオーダー動作として印し、アウトオブオーダー動作と他のロード動作との干渉を検出するための機構を準備し、干渉が検出されたときプロセッサの状態を回復し、アウトオブオーダー・ロード命令およびそのアウトオブオーダー・ロード命令に従属する他の命令を再実行しなければならない。

【0032】記憶ロード動作を順序変更するときマルチプロセッサ環境で非同期記憶動作を扱う関連技術の概要を以下に記載する。

【0033】干渉の検出および先に実行されたアウトオブオーダー・ロード命令の再発行に基づくアウトオブオーダー・ロード動作のサポート機構が、1997年3月31日に出願された「Support for Out-Of-Order Execution of Loads and Stores in a Processor」と題する、本明細書の譲受人に譲渡される米国特許出願第08/829,669号に開示されている。この機構は、各アウトオブオーダー・ロード動作のアドレスを、そのアウトオブオーダー・ロードの元のプログラム位置に達するまで、待ち行列（「ロードヒットロード待ち行

列」)に入れておく。他の(インオーダー)ロード動作が、ロードヒットロード待ち行列中の項目に対してそれらのアドレスを検証し、干渉が検出されるならば、干渉するアウトオブオーダー・ロード動作(およびすべての従属動作)がプロセッサによって再発行される。

【0034】代替の検出機構が、ロード・データ検証に基づくロード/ストア干渉検出に関連して、1998年5月26日に発行された「Method and Apparatus for Reordering Memory Operations in a Processor」と題する、本明細書の譲受人に譲渡された米国特許第5,758,051号に記載されている。この手法では、アウトオブオーダー・ロード動作によってアクセスされるデータ項目をインオーダーで読み取り、そのインオーダー・ロード動作の結果をアウトオブオーダー結果と比較する。二つの値が同一であるならば、検出可能な干渉は起こっておらず、プログラムは実行を続ける。しかし、二つの値が同一ではないならば、インオーダー・ロード動作によって返された値を使用して、すべての従属命令を再実行する。ロード検証に基づく干渉検出の場合、干渉を検出することができなければ、干渉は存在しないと推定する。この手法は、干渉を監視するために必要なハードウェアの量および再実行の回数を減らす、アウトオブオーダーで移動されるロード動作ごとに第二のインオーダー・ロードを実行するためのさらなる帯域幅を要する。

【0035】1997年4月29日に発行された「Method and Apparatus for Reordering Memory Operations in a Superscalar or Very Long Instruction Word Processor」と題する、本明細書の譲受人に譲渡された米国特許第5,625,835号は、記憶動作の順序変更を記憶動作の投機実行と組み合わせている。記憶動作の順序変更は、

- ・命令レベルの並列性を利用するための、コンパイラによるコードの静的順序変更、
- ・記憶参照における競合を検出し、アウトオブオーダーでロードされるデータを操作するための、特別なハードウェア・サポート、および
- ・アウトオブオーダーでロードされたデータに対して演算を加え、競合の検出から回復するためのコンパイラ生成コードに依存する。

【0036】特別なハードウェア・サポートは、アウトオブオーダーで実行されるロード動作の結果の宛先となりうるレジスタごとのアドレス・レジスタと、そのような各アドレス・レジスタと対応する比較器とからなる。データをアウトオブオーダーでロードし、そのようなデータおよびそれから導出される他の値をプログラム中のインオーダー点で「コミット」するために「特別な命令」を使用する。各アウトオブオーダー・ロードは、対応するアドレス・レジスタの中に、ロードしたデータの記憶アドレスおよびサイズを記録する。各ストア動作が、すべての

$t=Y$

アドレス・レジスタの内容に対する(アドレス、サイズ)組の比較を起動する。マルチプロセッサ環境では、記憶明瞭化の役割を担う処理装置が、他のプロセッサによって発行されるすべての非同期ストア要求を受け、そのようなストア要求に干渉するすべてのアウトオブオーダー・ロード動作を無効にする。たとえば、対応するレジスタ中の(アドレス、サイズ)組が別のレジスタ中の別の(アドレス、サイズ)組にマッチするならば、その対応するアドレス・レジスタを無効と印す。インオーダー点で特別なコミット命令を実行して、対応するアドレス・レジスタが有効であるかどうかを検査し、有効であるならば、アウトオブオーダーでロードされたデータと記憶中のデータとはコヒーレントである。他方、アドレス・レジスタが無効であるならば、アウトオブオーダーでロードされたデータと記憶内容とはコヒーレントではない。したがって、ロード動作およびそれに従属する他の動作を再実行しなければならない。この時点でトラップが呼び出されて、実行制御を、コンパイラによって生成される回復コードに移し、それがロード動作および従属動作を再実行する。

【0037】

【発明が解決しようとする課題】現在の方略(静的および動的なアウトオブオーダー実行のためのもの)は、動作のアウトオブオーダー実行と干渉を検出するためのスキーム(ソフトウェアまたはハードウェアで実現される)とを組み合わせることにより、書き込み直列化を扱う。ひとたび干渉が検出されたならば、これらのスキームは、プロセッサをして、干渉するアウトオブオーダー・ロード動作およびすべての従属動作を再実行させて、干渉する命令をインオーダーで実行することによって書き込み直列な挙動を執行する。

【0038】これが貴重な発行帯域幅を消費し、全体でより少ない数の実行しか完了させることができなくなる。加えて、コードを再実行するための機構を設けなければならない。静的スケジューリングの場合、検査コード、アウトオブオーダー・ロード命令およびその従属コードを含むコード断片が再びプログラム・テキストに配置され、そのような配置が暗示するすべてのコード・サイズおよび命令キャッシュ性能のペナルティを伴う。あるいはまた、動的実行の場合には、命令は、再発行バッファ中に維持され、再びディスパッチされる。

【0039】以下のコード断片は、典型的なコンパイラによって生成されるような\*Yに対するアウトオブオーダー・アクセスで、静的に生成されるスケジュールにおいて同じコードを二度、プログラム・コード中に配置する方法を示す(複製コード部を「\*」で示し、検査コードを「+」で示す)。

【0040】

```

v=t+S
s=*(X+a*4+5)
u=s+4
if(Y=(X+a*4+5))  /* アドレスを比較 */
    t=(*Y)

v=t+S

endif

```

+

【0041】この例からわかるように、静的コード生成の場合、コード・サイズのペナルティは非常に厳しい。

【0042】動的に生成される命令スケジュールを使用するプロセッサ（たとえばスーパースケラ・プロセッサ）に関しては、これらのプロセッサは、命令を再実行する決定を発行バッファに送り、リネームされたレジスタ・テーブル中の以前の項目を無効にするための論理を要する。

【0043】干渉が検出されると、両機構が先に実行された命令を再実行しなければならないため、達成可能な性能に対するさらなるペナルティが生じる。したがって、いずれの手法も、他の命令の実行に使用することができたであろう発行スロットを使用することによって命令ストリームを再実行しなければならないことから、性能の低下を被る。ここまで論じたことから、順序変更された記憶読み取り参照の場合に干渉を修正するのに、再実行（すなわち、ひとたび違反状況が検出されるなら、ロード動作およびすべての従属動作を再実行すること）が効率的な方法ではないということになる。

【0044】

【課題を解決するための手段】上述した課題ならびに関連する他の従来技術の課題は、本発明、すなわち、プロセッサにおける記憶動作を順序変更する方法および装置によって解決される。

【0045】本発明の一つの態様で、アウトオブオーダー実行を実現するコンピュータ処理システムで命令を実行するためにスケジュールする方法は、次の命令を選択し、命令シーケンス中のその現在位置からより早い位置に移動するステップと、選択命令が読み取りアクセスのために記憶場所を参照するかもしれないかどうかを決定するステップと、選択命令が読み取りアクセスのために記憶場所を参照するかもしれない場合、読み取りアクセスのために記憶場所を曖昧に参照するかもしれない非選択命令が以前に選択命令を越えて移動されたかどうかを決定するステップと、非選択命令が以前に選択命令を越えて移動されており、非選択命令がデータを読み取りアクセスしたところの記憶場所のアドレスが、選択命令がデータを読み取りアクセスするところの記憶場所のアドレスと同じである場合、選択命令の実行中に実行される、非選択命令によって以前に読み取りアクセスされたデータを

選択命令にパスするバイパス・シーケンスを設けるステップと、選択命令が読み取りアクセスのために記憶場所を参照するかもしれない場合、選択命令が以前に非選択命令を越えて移動されたかどうかを決定するステップと、非選択命令による将来の参照のために、選択命令のレコードを格納するための機構を追加するステップと、を含む。

【0046】本発明のもう一つの態様では、命令シーケンスが少なくとも一つの処理装置によって実行され、多数の読み取りアクセスがアウトオブオーダー・ロード命令および少なくとも一つの他のロード命令によって起動されるコンピュータ処理システム中の記憶場所からの多数の読み取りアクセスの間に得られるデータ値の間の整合性を執行する方法は、アウトオブオーダー・ロード命令を実行して少なくとも一つの処理装置を制御して、アウトオブオーダー・ロード命令によって識別される記憶場所から第一のデータを少なくとも読み取りアクセスさせるステップと、少なくとも一つの他のロード命令が使用するための、第一のデータがロードされたところの記憶場所のアドレスと、第一のデータに対応する値とを含む、アウトオブオーダー・ロード命令のレコードを生成するステップと、少なくとも一つの他のロード命令を実行し、少なくとも一つの他のロード命令の実行中に少なくとも一つの処理装置を制御して、アウトオブオーダー命令が第一のデータをロードしたところの記憶場所のアドレスが、少なくとも一つの他のロード命令がデータをロードするところのアドレスと重複する、または同じであるかどうかを決定するステップと、アドレスが同じである、または重複する場合、それぞれ第一のデータまたはその一部をレコードから少なくとも一つの他のロード命令にパスするステップと、を実行させるステップと、を含む。

【0047】本発明のこれらの態様ならびに他の態様、特徴および利点は、添付図面と関連させて読まれる好ましい実施態様の以下の詳細な説明から理解されるであろう。

【0048】

【発明の実施の形態】本発明は、コンピュータ処理システムにおけるロード動作を順序変更する方法および装置に関する。このようなコンピュータ処理システムでは、命令シーケンスは、少なくとも一つの処理装置によって

実行されるため、記憶に格納される。本発明は、プログラムが生成されるときに順序変更される動作（静的順序変更）および実行時に順序変更される動作（動的順序変更）に適用可能である。さらに、本発明は、ソフトウェアおよび またはハードウェアベースの実現形態に適し、ユニプロセッサ・システム（たとえば、周辺装置が主記憶に直接アクセスするシステム）およびマルチプロセッサ・システムで適用可能である。

【0049】本発明の明確な理解を容易にするため、まず、本明細書で使用する術語の定義を挙げる。「ロード命令」とは、記憶読み取りアクセスおよび場合によってはロードされた値に基づく計算を実行する命令をいう。たとえば、ロード命令は、たとえば、記憶場所からのデータをオペランドとして用いる論理、算術および他の命令を含むことができる。「アウトオブオーダー実行」とは、命令シーケンス中の動作を、後で現れる動作によって求められる資源が使用されていないならば、後で現れるその動作が先に実行されるよう、順序変更する技術である。たとえば、アウトオブオーダー・ロード命令は、ロード命令を命令シーケンス中のその元の位置から命令シーケンス中のより早い位置に移動させることにより、静的または動的に生成することができる。このようなアウトオブオーダー・ロード命令は、データを読み出すところの記憶中の場所と、そのデータを配置するところの第一の宛先レジスタとを識別する。「曖昧な記憶参照」とは、命令ストリーム中である記憶ロード動作が別の記憶ロード動作の後で現れ、それら二つの記憶ロード動作によってアクセスされる記憶場所が異なるかどうかを事前に決定することができない場合をいう。「投機動作」とは、たとえば、それが位置する実行経路がたどられないかもしれない、代わりに別の実行経路がたどられるかもしれないため、必ずしも実行されないかもしれないアウトオブオーダー動作をいう。

【0050】以下の記載および対応する実施例は、二つの命令（別段記さない限り）、すなわち、第二の、論理的に先行する命令よりも先にアウトオブオーダーで実行される第一の命令と、インオーダー命令と呼ばれるその第二の命令とに基づいて記載する。したがって、別段記さない限り、「インオーダー」という指定は、論理的に先行するインオーダー命令と、第一の「アウトオブオーダー」命令との順序的關係のみをいう。しかし、本発明は、多数のアウトオブオーダーおよびインオーダーのロード動作を包含するように拡張することが容易であることが当業者によ

バイパスで順序変更されたコード

第二のプロセッサが、sおよびtへのロードによって参照される記憶にデータd1を書き込む。

```
mul      r10,r1,4
* load   r5,(r9)      add
add      r11,r10,5
```

って理解されよう。上記二つの命令（すなわち、インオーダーおよびアウトオブオーダーのロード命令）が第三の命令などに対してインオーダーまたはアウトオブオーダーであってもよいことを理解されたい。

【0051】まず、本発明の概念を読者に紹介するため、本発明の概要を提供する。続いて、本発明の種々の態様のより詳細な説明を提供する。

【0052】したがって、一般的に述べるならば、本発明は、データ・バイパスを使用して、同じ記憶場所に対する多数の記憶アクセスの間で整合性を執行する種々の方法および装置で実現して、プロセッサ上で稼働するプログラムに提示される結果的なデータ・シーケンスが記憶場所に存在するデータ・シーケンスと整合するようにすることができる（すなわち、命令がそれらの元のプログラム順序で実行されたならば、プログラムがそのようなデータ・シーケンスを認識することができたであろう）。より具体的には、方法は、処理装置を制御して、論理的に先行するインオーダー・ロード動作がデータを読み出すところのアドレスを、論理的なプログラム順序ではそのインオーダー命令に続くアウトオブオーダー・ロード命令によって投機アクセスされたアドレスと比較させる干渉試験からなる。アドレスどうしがマッチするならば、アウトオブオーダー・ロード命令に論理的に先行するインオーダー・ロード命令は、投機実行されるアウトオブオーダー・ロード命令に提供されたものと同じデータを提示される。

【0053】データをアウトオブロード命令からインオーダー・ロード命令にバイパスすることは、書き込み直列化されたプログラム実行を維持しながら、アウトオブオーダー・ロード命令およびその従属命令を再実行する必要を回避させる。

【0054】本発明のバイパス機構を使用する効果を示すために、先の例を参照する。左側の命令ストリームが、二重発行ユニプロセッサの場合に生成されるような順序変更されたプログラム・ストリームを示す。本発明のバイパス機構は、データを干渉するアウトオブオーダー・ロード（「\*」によって示す）から左側に示すプログラムのインオーダー・ロード（「+」によって示す）にパスするために使用される。この順序変更されたプログラム（左側）の実行は、以下の例の右側で指定されるインオーダー・プログラムの実行に等しく、したがって、正しい書き込み直列実行である。

【0055】

インオーダー実行に等しい

```
mul      r10,r1,4
mul      r10,r1,4
r11,r10,5
r11,r10,5
add      r12,r11,r2
load     r4,(r12)
```

```

add          r6,r4,4
load         r5,(r9)

```

第二のプロセッサがデータを d 2 に変形する。

```

add          r12,r11,2  add          r7,r5,8
add          r7,r5,8
+   load     r4,(r12)
add          r6,r4,4

```

【0056】本発明の干渉試験およびバイパス論理は、プロセッサ中のハードウェア資源、プロセッサによって実行される命令またはハイブリッド・ハードウェア／ソフトウェア・スキームによって実現することができる。ソフトウェア実現形態の場合、干渉試験は、新たな一つの命令からなることもできるし、既存の命令（たとえば、ロード命令および比較・条件付き移動命令またはロード命令、比較命令、分岐命令および移動命令）からなることもできる。干渉試験の具体的な実現形態は、記憶動作の順序変更が静的に実行されるのか動的に実行されるのかに依存する。アウトオブオーダー・ロード動作に提供されるアドレスおよびデータ値は、正規データ値として主記憶中に格納することもできるし、命令ストリーム中の命令から明示的にアクセス可能であってもよいし、そうでなくてもよい、プロセッサに埋め込まれたハードウェア・テーブル構造中に格納することもできる。提案されるスキームを、ロード／ストア干渉を検出するためのスキームおよび干渉を検出したとき、いくつかのロード動作を再発行するためのスキームと合わせて、異なる記憶整合性モデルを実現することができる。このような場合、これらのスキームに要する一つ以上の資源をロード結果バイパス資源と合わせて、汎化アウトオブオーダー実行スキームにおけるハードウェアの複雑さを軽減することができる。

【0057】まず図1を参照すると、記憶動作以外の動作の順序変更を静的または動的に実行する場合の、従来技術による命令のスケジューリングを示す流れ図が示されている。順序変更は、そのような順序変更が曖昧さを被らない場合に限り、図1の方法にしたがって実行される。

【0058】ステップ101で、次の命令を選択し、それが有利であり、プログラムの正しい動作に影響しないならば、命令シーケンス中のその現在位置からより早い位置に移動する（すなわち、命令を実行のためにスケジューリングする）。すなわち、選択される命令が、その命令が移動されるときに追い越すいずれの命令にも従属しないならば、その命令をより早い位置に移動する。

【0059】ステップ103で、スケジューリングすべき命令が残っているかどうかを決定する。残っているならば、プロセスはステップ101に戻る。残っていないならば、プロセスは終了する。

【0060】図2は、本発明の実施態様による、元の命令シーケンスからの動作を順序変更するプロセスを示す

流れ図である。特に、図2は、本発明にしたがって、スケジューリング技術を拡張して曖昧さ解消を扱う方法を示す。この一般的なスキームは、曖昧さ解消を実現するすべての技術（すなわち静的または動的）に応用可能であることがわかる。ここで示す特定のアルゴリズムは、スケジュールされる各命令は、その前にスケジュールされたすべての命令の後で実行される（すなわち、選択順序が実行順序を反映する）という仮定に基づく。しかし、当業者は、他のスケジューリング手法とで使用するためにこのアルゴリズムの詳細を変更する方法を理解するであろう。

【0061】ステップ201で、次の命令を選択し、命令シーケンス中のその現在位置からより早い位置に移動する（すなわち、命令を実行のためにスケジューリングする）。

【0062】ステップ202で、選択命令がロード（または読み取りアクセスのための記憶場所を参照するかもしれない他の命令）であったかどうかを決定する。ロードであったならば、ステップ202で、同じ記憶場所を曖昧に参照するかもしれない非選択命令（たとえば、読み取りアクセスのための記憶場所を参照するかもしれない非選択ロード命令または他の命令）が以前にその選択されたロード命令を越えて移動されたかどうかをさらに決定する。ステップ202で下される第二の決定はまた、選択された（すなわち現在の）命令が、一つ以上のアウトオブオーダー命令に対してインオーダー命令であるかどうかとして特徴付けることもできる。ステップ202で下される二つの決定の結果のいずれかがNOであるならば、プロセスはステップ204に進む。しかし、ステップ202で、選択命令がロード命令であり、さらに、同じ記憶場所を曖昧に参照するかもしれない非選択命令が、選択されたロード命令を越えて移動されたと決定されるならば、プロセスはステップ203に進む。

【0063】ステップ203で、曖昧さ解消を扱う動作を実行する。これらは、選択されたロード命令に対してアウトオブオーダーであるロード命令の間に干渉（すなわち、選択されたロード命令を越えて移動されたロード命令による干渉）が存在するかどうかを決定するための試験を加えること、およびそのような干渉の場合に実行されるバイパス・シーケンスを準備することを含むが、これらに限定はされない。このバイパス・シーケンスは、選択されたインオーダー・ロード命令が先のアウトオブオーダー・ロード・シーケンスと同じ値を返すことを保証す

ることにより、正しい時間順の（書き込み直列の）イベントを執行しなければならない。バイパス・シーケンスは、多数の（アウトオブオーダー）ロード動作が選択されたロード命令を越えて移動されたことがあるかどうかを多数のバイパス条件で検査する。バイパス・シーケンス中に実行される検査ステップは、ハードウェア手段、ロード命令中に符号化されたフラグもしくは他の手段、さらなる命令またはさらなる命令シーケンスによって実現することができる。

【0064】多数の検査を実行するならば、最終的な結果が参照される記憶場所に対して書き込み直列になることを保証するように実行しなければならない。これを保証するため、多数の干渉するロード命令が、選択されたインオーダー・ロード命令に対してアウトオブオーダーで実行されるならば、その値を、干渉するもっとも早い論理的に後続するアウトオブオーダー・ロード命令のレコードからバイパスしなければならない。好ましくは、これは二つの方法のいずれかを使用して実行される。第一の方法では、干渉およびバイパス試験を論理的なプログラム順序で実行し、ひとたび干渉が検出されたならば、特定の不可分性単位のためのすべてのさらなる試験およびバイパス（ロード動作で多数の不可分性単位が参照されるならば）をスキップする。

【0065】第二の方法では、逆の論理的プログラム順序で干渉試験およびバイパスを実行する。いずれの方法も書き込み直列な挙動を保証することが理解されよう。さらに、当業者が、二つの方法の教示に基づき、本発明の本質または範囲を逸することなく、それに対して種々の変更および変形を加えることができることが理解されよう。

【0066】ステップ204で、選択命令がロードであったかどうかを決定し、ロードであったならば、選択命令が以前に同じ記憶場所を曖昧に参照するかもしれない別の非選択命令（たとえば、読み取りアクセスのために記憶場所を参照するかもしれない非選択ロード命令または他の命令）を越えて移動されたかどうかをさらに決定する。ステップ204で下される二つの決定はまた、選択命令が、一つ以上のインオーダー命令に対するアウトオブオーダー・ロード命令であるかどうかとして特徴付けることができる。ステップ204で下される二つの決定のいずれかの結果がNOであるならば、プロセスはステップ206に進む。しかし、ステップ204で、選択命令がロード命令であり、さらに、選択命令が以前に同じ記憶場所を曖昧に参照するかもしれない別の非選択命令を越えて移動されたと決定されるならば、プロセスはステップ205に進む。

【0067】ステップ205で、アウトオブオーダー・ロード命令が移動されたときに追い越したすべてのインオーダー・ロード命令による将来の参照のためにこのアウトオブオーダー・ロード命令の結果を記録するための機構を

加える。そのような動作を記録するための機構は、ハードウェア手段、ロード命令中に符号化された「フラグ」（命令ビット）もしくは他の手段、さらなる命令またはさらなる命令シーケンスからなることができる。必要ならば、そのようなレコードを削除する（また、そのような情報を格納するために要した資源を取り戻す）ためのさらなるコードを、移動されたロード動作があった元のプログラム位置に挿入してもよい。

【0068】ステップ206で、スケジュールすべき命令が残っているかどうかを決定する。残っているならば、プロセスはステップ201に戻る。残っていないならば、プロセスは終了する。

【0069】図3は、図2の順序変更された動作を実行するプロセスを示す流れ図である。具体的には、図3は、図2のバイパス・ステップおよび記録ステップをより詳細に説明する。

【0070】ステップ251で、アウトオブロード命令を実行し、それにより、データを読み取り、そのデータを、アウトオブオーダー・ロード命令で指定されたレジスタに格納する。ステップ253で、アドレスおよびロード命令によってロードされた値を将来の参照のために記録する。ステップ255で、場合によっては、ステップ253でロードされた値に従属する命令を含む他の命令を実行してもよい。

【0071】ステップ257で、ステップ251で実行された先のアウトオブオーダー・ロード命令が移動されたときに追い越したインオーダー命令を実行する。ステップ259で、検査を実行して、二つのロード命令のアドレスどうしが干渉するかどうかを決定する。アドレスどうしが干渉するならば、プロセスはステップ261に進む。しかし、アドレスどうしが干渉しないならば、プロセスはステップ263に進む。

【0072】ステップ261で、先のアウトオブオーダー・ロード動作からのロード値をバイパスして、アウトオブオーダー・ロードに提供（によってロード）されたデータ値が次にインオーダー・ロードに提供（によってロード）されるようにする。

【0073】ステップ263で、ロード命令のいずれか（または両方）に従属する命令または独立した命令を含む他の命令を実行してもよい。ステップ265で、アウトオブオーダーで実行された元のロード命令の位置で、ステップ253で割り当てたロード・レコードの項目を割り当て解除する。

【0074】いくつかのロード命令が別のロード命令を越えて移動されるならば、インオーダー・ロード命令に対してアウトオブオーダーに移動されたロード命令ごとにステップ259および261を繰り返すことにより、いくつかの検査を必要に応じて実行することがわかる。さらに、ある命令が、いくつかのアウトオブオーダー命令に対してはインオーダー命令であり、かつ、いくつかのインオ

ード命令に対してはアウトオブオーダー命令であるならば、記録ステップ253の前にバイパス・ステップ261を実行することが好ましい。

【0075】上記プロセスの最適化として、干渉が検出されない場合にだけインオーダー記憶アクセスが実行されるようにステップ257を順序変更することができる。

【0076】本手法は、静的スキームおよび動的スキームで使うことができる。これら実現形態は、二つの動作が互いに対してインオーダーであるのかアウトオブオーダーであるのか、また、参照がどのように生成され、参照されるのかを識別するために異なる手法を使うことができる。

【0077】二つのロード動作の間でインオーダー／アウトオブオーダー関係を識別する一つの方法は、アウトオブオーダー・ロード動作に識別子を割り当てたのち、その識別子をインオーダー・ロード動作の干渉およびバイパス試験によって使用して、プログラムの流れの中でそのようなインオーダー動作に対してアウトオブオーダーである動作を識別することによる方法である。このような識別子は、コンパイラによって静的に割り当てられることもできるし、発行ハードウェアによって動的に生成することもできる。

【0078】本発明を記憶語の点で説明したが、これはまた、ビットおよびバイトでアドレス指定可能な記憶をはじめとする種々の組織形態を有する記憶構造にも適用できることが理解されよう。そのうえ、記憶動作は、記憶語が部分的に重複している（すなわち、二つの記憶語によって参照されるビットのサブセットだけがこれらの語に共通である）ことを指定してもよい。このような場合、これら共通のビットだけがバイパスされる。さらに、記憶システムは、記憶アクセスのための不可分性要件を指定することができる。そのような場合、適当な不可分性単位（通常はバイト、語またはキャッシュ・ライン）が、インオーダー・ロード命令にバイパスされるものとしてアウトオブオーダー・ロード命令によって記録される。さらには、本発明の本質および範囲を保持しながらも、異なる記憶モデルとして使用するための他の変形を本発明に加えることもできる。

【0079】干渉試験およびデータ・バイパスのために静的スケジューリングおよび命令を使用する実施態様、静的スケジューリングおよび命令を使用する本発明の干渉試験に可能な実現形態を説明するため、以下、干渉試験に望まれる機能性を語レベルで実現する例を提供する。しかし、ビット、バイト、2分語または他のレベルで記憶読み取り動作を実現するプロセッサを、以下に記載する方法の使用に適合させることもできることが理解されよう。そこで、アドレス指定可能な単位ごとに種々の項目からのバイパスの可能性に関して、別々にアドレス指定可能な単位ごとに独立して比較を実施する。システムはさらに、バイト、2分語、語キャッシュ・ライン

またはより高位のレベルで不可分性を保証することができる。そのような不可分性が保持されなければならないならば、本発明は、アウトオブオーダー命令によって生成されるレコード中の周囲の不可分性単位を記録するように適合させることができる。

【0080】本明細書で提供する例は、以下の表記を使用する。

- ・RT、RAは汎用レジスタを表し、
- ・(RT)、(RA)は、汎用レジスタRT、RAそれぞれの内容であり、
- ・D、BDは、それぞれデータ変位および分岐変位であり、
- ・CIA、NIAは、それぞれ、現在実行中の命令のアドレスおよび次に実行される命令のアドレスである。
- ・別段記さない限り、疑似コードは、ISO C規格によるCプログラミング言語に指定されるものに類似した演算子を使用する。たとえば、[ ]は索引を指定し、(dot)はレコード・フィールドを指定する。

【0081】静的スケジューリングの一つの例示的な実現形態は、コンパイラによって各アウトオブオーダー・ロード動作に割り当てられるロードタグ識別子を使用する。ロードタグ識別子と一つのアウトオブオーダー・ロード動作とは、そのロード動作のアウトオブオーダー発行点とそのような動作の論理的インオーダー点との関係のように、一意に対応する。

【0082】ロードタグ識別子は、各アウトオブオーダー動作命令語の中に格納され、図3でステップ253によって生成されるレコードの中に記録される。このようなアウトオブオーダー・ロード命令は、その命令フォーマット中に一つのさらなるフィールドを含み、ロードタグ識別子4を有するアウトオブオーダー・ロード命令を以下load<sub>4</sub> RT,D(RA)と表記する。

【0083】この動作は、ロードを実行することに加えて、ロード結果（不可分性を保証するためにこのアクセスを含む最大の不可分性単位）、ロードタグ識別子およびアドレスをテーブルに記録する。

【0084】dealloc<sub>4</sub>と指定される命令が、図3のステップ265に示すように、ロードタグid<sub>4</sub>を有するテーブル項目を割り当て解除する。dealloc<sub>n</sub>動作は、図3のプロセスで任意の（なくてもよい）ステップである。したがって、具体的に実現形態に依存して、dealloc<sub>n</sub>動作をコードから省いてもよく、テーブル項目が後の割り当て要求によって自動的に取って代わられてもよい。

【0085】一つの効率的な実現形態は、このロードタグ識別子を、アウトオブオーダー・ロード結果に関する情報を記録するために使用されるテーブルの中で実際の索引として使用することからなる。そして「アドレス干渉および条件付きロード・レジスタを検査せよ」命令（定義は以下に記す）を使用して、バイパス条件の干渉試験



および実際のバイパス・ステップを実現することができる。この命令は、アドレスを比較する相手であり、アドレス干渉の場合に結果をバイパスされるアウトオブオーダー・ロードを指定する。

【0086】アドレス（先に実行されたアウトオブオーダー・ロード命令がデータをロードしたところ）が、現在

```
chkld_n RT.D(RA)
EA<:=(RA)+D
if(entry[n].address==EA)
;          bypass if addresses interfere
RT<:=entry[n].value
```

【0088】EAは、インオーダー命令によって参照される有効記憶アドレスである。計算された有効アドレスが、chkld命令（n）によって指定された項目に記録されている、先に実行されたアウトオブオーダー・ロードの記憶域とマッチする、または重複するならば、対応する値はバイパスされる。

```
load_chkld_n RT.D(RA)

EA<:=(RA)+D
if(entry[n].address==EA)
;          bypass if addresses interfere

RT<:=entry[n].value
else
RT<:=MEM(EA,4)
```

【0092】あるいはまた、二つの記憶アドレスのアドレス干渉ならびに重複の場合にはそれらの対応するサイズおよび分岐を試験して、ソフトウェアベースの干渉およびバイパス試験を加速する一つの試験アドレス干渉および分岐命令だけを使用することが望ましいかもしれない。

【0093】本発明の干渉試験およびバイパス動作

（「アドレス干渉および条件付きロード・レジスタを検

元のコード

```
...
...
...
load r3,20(r) load
...
load r5,10(r4) dealloc_3
add r6,r5,20 add
sub r7,r6,r7 sub
$next: ... $next: ...
```

【0095】右側の欄に示すように、第二のロード命令が第一のロード命令を越えて移動される。インオーダー・ロード命令が「アドレス干渉および条件付きロード・レジスタを検査せよ」命令（chkld）によって増補され、元の第二のロード命令（アウトオブオーダーで移動された

指定されているアドレス（インオーダー・ロード命令の）とマッチする（または、部分語動作の場合には、重複する）場合、アドレス干渉が検出される。好ましくは、アドレス干渉は、以下の命令にしたがって検出される。

【0087】アドレス干渉および条件付きロード・レジスタを検査せよ

【0089】chkld命令は実質的にステップ259および261を一つの命令で実現する。

【0090】chkld命令を実際のロード命令と合わせて、ステップ257、259および261を一つの検査付き動作ロードに合わせられることがわかる。

【0091】

「検査せよ」命令（chkld）の静的生成およびその実行を説明するため、以下、第一のロード命令の下第二のロード命令および第二のロード命令に従属するいくつかの算術命令を含む、左側の欄に示す元のコードを考えてみよう。この例では、命令の名前の後の最初のレジスタが標的レジスタであり、残りのレジスタはオペランドである。

【0094】

インオーダー・ロード命令を越えて移動されるロード命令

```
load_3      r5,10(r4)
...
...
r3,20(r2)
chkld_3     r3,20(r2)
...
r6,r5,20
r7,r6,r7
```

もの）が、右側の欄に示すように、バイパス・レコードを割り当て解除するための命令によって取って代わられる。元のロード命令に続く算術命令もまた、以下に示すように順序変更することができる。

【0096】



元のコード	インオーダ・ロード命令を越えて移動される動作
...	load_3 r5,10(r4)
...	add r6,r5,20
...	sub r7,r6,r7
...	...
load r3,20(r)	load r3,20(r2)
	chkld_3 r3,20(r2)
...	...
load r5,10(r4)	dealloc_3
add r6,r5,20	\$next: ...
sub r7,r6,r7	
\$next: ...	

【0097】この場合、右側の欄に示すように、ロード動作に従属する命令もまた、インオーダ命令を越えて移動される。

わせた命令 (load\_chkld\_n) を使用して、命令ロードおよびchkldを一つの動作に置く。

【0099】

【0098】以下に示すように、ロードと検査を組み合

元のコード	インオーダ・ロード命令を越えて移動される動作
...	load_3 r5,10(r4)
...	add r6,r5,20
...	sub r7,r6,r7
...	...
load r3,20(r)	load_chkld_3 r3,20(r2)
	...
load r5,10(r4)	dealloc_3
add r6,r5,20	\$next: ...
sub r7,r6,r7	
\$next: ...	

【0100】図4は、記憶動作の静的順序変更ならびに干渉試験およびデータ・バイパス・シーケンスのソフトウェア実現形態をサポートする従来のコンピュータ処理システムの機能ブロック図である。このシステムは、記憶サブシステム301、データ・キャッシュ302、命令キャッシュ304および処理装置300からなる。処理装置300は、命令待ち行列303、1個以上のロード装置305（1個だけ示す）、整数、論理および浮動小数点演算を実行するためのいくつかの実行装置307、分岐装置309ならびにレジスタ・ファイル311を含む。命令は、分岐装置309の制御の下、命令キャッシュ304から（または、命令キャッシュ304にない場合には記憶サブシステム301から）取り出され、命令待ち行列303に配置される。命令は、実行されるため、命令待ち行列303からロード装置305、実行装置307および分岐装置309にディスパッチされる。これらの装置305、307、309は、レジスタ・ファイル311と対話して、命令によって使用されるオペランドにアクセスし、命令の実行によって出される結果を保存する。レジスタ・ファイル311は通常、汎用レジスタ（GPR）、浮動小数点レジスタ（FPR）および条件レジスタ（CR）を含む。ロード装置305はまた、データ・キャッシュ302および記憶サブシ

テム301と対話して、実行装置307および/または分岐装置309によって実行される命令によって使用されるデータをロードし、実行装置によって生成される結果を格納する。

【0101】図5は、本発明の実施態様にしたがって図4のシステムによるアウトオブオーダ・ロード動作の実行をサポートするために使用されるハードウェア資源を示すブロック図である。より具体的には、図5は、図3に示す少なくとも一つのロード装置305の詳細ブロック図である。少なくとも一つのロード装置305は、制御論理401、アドレス生成論理402、ロードオーダ・バッファ403、比較論理404およびバイパス用データ選択機構405を含む。

【0102】第一の作動モードでは、通常のロード命令を処理するとき、アドレス生成論理402が、データを読み出すところの記憶アドレスを生成する。ロード命令の具体的なフォーマットに依存して、記憶アドレスは、ロード命令で指定されるレジスタ・ファイル311のレジスタから読み出されるオペランドに基づいて生成することもできるし、レジスタ・ファイル311のレジスタから読み出されるオペランドと、ロード命令で指定される変位情報とに基づいて生成することもできる。そして、アドレス生成論理402は、生成した記憶アドレス

をデータ・キャッシュ302に転送する。要求されたデータは、データ・キャッシュ302または記憶サブシステム301（データ・キャッシュ302にない場合）から読み出されたのち、制御論理401によって制御される選択機構405によってレジスタ・ファイル311中の宛先レジスタに戻され、書き込まれる。

【0103】第二の作動モードでは、アウトオブオーダー・ロード命令を処理するとき、アドレス生成論理402は、データを読み出すところの記憶アドレスを生成する。ロード命令の具体的なフォーマットに依存して、記憶アドレスは、ロード命令で指定されるレジスタ・ファイル311のレジスタから読み出されるオペランドに基づいて生成することもできるし、レジスタ・ファイル311のレジスタから読み出されるオペランドと、ロード命令で指定される変位情報とに基づいて生成することもできる。そして、アドレス生成論理402は、生成した記憶アドレスをデータ・キャッシュ302に転送する。要求されたデータは、データ・キャッシュ302または記憶サブシステム301（データ・キャッシュ302にない場合）から読み出されたのち、制御論理401によって制御される選択機構405によってレジスタ・ファイル311中の宛先レジスタに戻され、書き込まれる。同時に、制御論理401が、ロードオーダー・バッファ403に指図して、データがロードされたところのアドレス、データ型（場合による）、要求されたデータを含む下層アーキテクチャによって不可分性であることを保証された最大単位およびロードタグ識別子（図5では、索引としてテーブル（すなわちロードオーダー・バッファ403）中に暗示的に格納されている）からなるレコードを格納させる。

【0104】第三の作動モードでは、本発明の「アドレス干渉および条件付きロード・レジスタを検査せよ」命令（干渉試験およびバイパス）を処理するとき、アドレス生成論理402は、データを読み出すところの記憶アドレスを生成する。「アドレス干渉および条件付きロード・レジスタを検査せよ」命令の具体的なフォーマットに依存して、記憶アドレスは、「アドレス干渉および条件付きロード・レジスタを検査せよ」命令で指定されるレジスタ・ファイル311のレジスタから読み出されるオペランドに基づいて生成することもできるし、レジスタ・ファイル311のレジスタから読み出されるオペランドと、「アドレス干渉および条件付きロード・レジスタを検査せよ」命令で指定された変位情報とに基づいて生成することもできる。

【0105】制御論理401は、「アドレス干渉および条件付きロード・レジスタを検査せよ」命令で指定されたロードタグ識別子に対応するレコードにアクセスし、含まれた記憶アドレスを比較論理404に供給する。さらに、アドレス生成論理402が、「アドレス干渉および条件付きロード・レジスタを検査せよ」命令の結果と

して生成された記憶アドレスを比較論理404に供給すると、この比較論理が両アドレスを比較する。アドレスどうしがマッチする、または記憶重複を示すならば、比較論理404は、それをデータ選択機構405に指示する。アドレスのマッチまたは重複の場合、ロードオーダー・バッファ403中でアクセスされた項目のデータ・フィールドに格納されたデータがライトバックのためにレジスタ・ファイル311に供給される。すなわち、はじめにアウトオブオーダー・ロード命令に供給されたデータ（ロードオーダー・バッファ403に格納されていたもの）が、今や、インオーダー・ロード命令に提供される。そうでなければ、インオーダー・ロード命令のためにレジスタ・ファイル311中に現在格納されている値は変化しない（すなわち、アウトオブオーダー・ロードとインオーダー・ロードとの間で干渉が検出されなかった）。選択機構405は、制御論理401の制御の下、インオーダー・ロードのためにレジスタ・ファイル311に書き込むべき、ロードオーダー・バッファ403からバイパス項目によって供給されるビットのサブセットのみを選択することができる。これは、記憶システムの不可分性単位を超える、干渉するアウトオブオーダーおよびインオーダー命令の部分的な重複の場合に適切であろう。

【0106】第四の作動モードでは、命令dealloc\_nを実施して、ロードオーダー・バッファ403からの項目を割り当て解除する。この命令は任意（なくてもよい）であり、したがって、望むならば省いてもよい。

【0107】上述した実施態様は、アウトオブオーダー・ロード命令が移動されるときに追い越すロード命令ごとに一つの余計な命令（すなわち、「アドレス干渉および条件付きロード・レジスタを検査せよ」命令）を取り入れ、一つ以上の他のロード命令に対してアウトオブオーダーに移動されるロード命令ごとに一つの命令（すなわち、dealloc\_n命令）を取り入れる。これは、元のプログラムに対してオーバヘッドであるが、コストでは、一つ以上の命令を使用してバイパス条件を検出したのち、干渉が検出されたときに回復シーケンスを実行する従来機構との比較で優位である。従来機構によるこのシーケンスは、命令キャッシュへの悪影響および回復コードの存在がレジスタ割り当て機構に課す制限に加えて、コードを格納するための空間と、コードを実行するための時間の両方を要する。本発明に関しては、ロード動作をアウトオブオーダーで移動する決定がプログラム生成時に下されるため、オーバヘッドの影響は、移動を実行することで期待される利点とで比較考量することができる。

【0108】もう一つの代替態様では、アレイ（たとえばロードオーダー・バッファ403）中の先のアウトオブオーダー・ロード動作に関する情報を命令比較シーケンス（または前記の一つの記憶重複命令）によって使用して記憶重複を試験したのち、アドレス重複の場合に、さらなる命令シーケンスによって使用して、アレイに格納さ

れた値を、条件付きで、インオーダー・ロード命令によって指定された標的レジスタに移動する。さらなる命令は、条件付き移動命令もしくは条件付き移動命令が続く分岐命令またはアウトオブオーダー・ロード命令によって生成されたレコードに格納された値をインオーダー・ロード命令によって指定された標的レジスタ中に移動する効果を有する他の命令シーケンスを含むことができる。

【0109】さらに別の代替態様では、本発明は、ブロック内で連続的に実行される命令に関して、命令を非循環コード・ブロック（たとえば、基本ブロックまたはスーパーブロック）中で厳密に降順の命令アドレスでスケジューリングするために使用される。そのような場合、アウトオブオーダー・ロード命令によって指定されたロードタグ識別子が、元のロード命令のその論理的プログラム順序におけるプログラム・カウンタ位置である。図7は、本発明の実施態様にしたがって図4または6のシステムによるアウトオブオーダー・ロード動作の実行をサポートするために使用されるハードウェア資源を示すブロック図である。具体的には、図7は、本発明の実施態様の、図4に示すロード装置305の実現形態の詳細ブロック図とみなすことができる。ロード装置305は、制御論理601、アドレス生成論理603、ロードオーダー・テーブル605、干渉試験および優先順位エンコーダ607、第一のバイパス用データ選択機構609および第二のバイパス用データ選択機構611を含む。

【0110】投機ロード命令が実行されるとき、ロード装置305が、データがロードされるところの記憶アドレスと、記憶から受け取られたデータ値と、投機ロード命令の論理的プログラム位置（命令番号）とを連想記憶テーブル605に記録する。論理的プログラム位置は、多くの方法で指定することができる。たとえば、命令中に符号化されたさらなる命令フィールド、特別な命令前置子または一つ以上のさらなるコンピュータ命令を使用することができる。

【0111】インオーダー命令が実行されるとき、ロード装置305は、アドレス生成論理603によって生成された記憶ロード・アドレスに対してCAMアクセスを実行し、そのようなアドレスが以前にそれ自体よりも高いプログラム位置（命令番号としてテーブル605に格納されている）を有するアウトオブオーダー・ロード動作によってアクセスされたことがあるかどうかを検査し（アウトオブオーダー・ロードがこのテーブルにアクセスする場合には、そのロード動作の論理的プログラム位置を使用する）、「干渉試験および優先順位エンコーダ」607中の同じ記憶場所を参照する。アドレス生成装置603によって生成された記憶ロード・アドレスが以前にアウトオブオーダー・ロード動作によってアクセスされたことがあるならば、以前に処理されたアウトオブオーダー・ロードと現在のロード動作とが干渉することが検証され、データ選択機構611中の干渉する項目と対応する

データからのバイパスが可能にされる。ある特定の記憶アドレスに対応する多数の項目がテーブル605中に存在し、そのうち、二つ以上が干渉していると思われることがある。多数の項目が一つのロード動作に干渉するならば、干渉試験および優先順位エンコーダ607は、優先順位符号化スキームを使用して、アウトオブオーダー・ロード命令によってはじめに指定され、テーブル605に格納されている最下位の論理的プログラム・アドレス（命令番号としてテーブル605に格納されている）を有する干渉項目からデータが提供されることを保証する。

【0112】プログラム・カウンタがアウトオブオーダー・ロード命令の元の論理的プログラム順序の値に達すると、テーブル項目は制御論理601によって割り当て解除される。

【0113】この機構は、プログラム空間をハードウェア複雑さで相殺する。実証することができるとおり、そのような実施態様を可能にするためにさらなる命令は要らない。静的スケジューリングは、テーブル605の不十分な記憶容量のせいでそのテーブルに格納することができないロード命令がアウトオブオーダーにスケジューリングされることがないように実現されるべきである。連想記憶装置がテーブル605に好ましい実現形態であるが、当業者が、テーブル605と同様な機能を果たし、本発明の本質および範囲を維持する他の記憶構造を考えられることを理解されたい。

【0114】干渉試験およびデータ・バイパスのために動的スケジューリングおよびハードウェア資源を使用する実施態様

命令を動的にスケジューリングすることができるプロセッサ（アウトオブオーダー発行プロセッサ）の従来の実現形態は、以下の機構を含む。

【0115】1. 命令をアウトオブオーダーで発行する機構であって、命令間の従属性を検出し、命令によって使用されるレジスタをリネームし、命令によって使用される資源の可用性を検出する能力を有するもの。

2. プロセッサのアウトオブオーダー状態を維持するための機構であって、命令がアウトオブオーダーで実行された場合の命令の影響を反映するもの。

3. 命令をプログラム順序で撤収し、同時に、撤収される命令の効果でインオーダー状態を更新するための機構。

4. 命令をプログラム順序で撤収するが、インオーダー状態を更新せず（撤収される命令の影響を実質的に打ち消す）、撤収される命令から出発してプログラムのインオーダー状態を回復する（アウトオブオーダー状態で存在するすべての影響を打ち消すことを暗示する）ための機構。

【0116】上記リストのうち機構3は、撤収される命令の影響が正しいとき、その命令を撤収するために使用される。あるいはまた、撤収される命令の実行または何

らかの外部的イベントから生じる異常な状態が存在する時には、機構4が使用される。

【0117】図6は、記憶動作の動的順序変更ならびに干渉試験およびデータ・バイパス・シーケンスのハードウェアの実現形態をサポートする従来のコンピュータ処理システム（たとえばスーパースケラ・プロセッサを含む）の機能ブロック図である。すなわち、図6のシステムは、上述した機構を使用する命令の順序変更をサポートするのに必要であるハードウェア資源を含むが、インオーダー動作よりも前のアウトオブオーダー・ロード動作の実行をサポートするのに必要であるハードウェア資源を含まない。システムは、記憶サブシステム501、データ・キャッシュ502、命令キャッシュ504および処理装置500からなる。処理装置500は、命令待ち行列503、ロードおよびストア動作を実行するためのいくつかの記憶装置（MU）505、整数、論理および浮動小数点演算を実行するためのいくつかの機能装置（FU）507、分岐装置（BU）509、レジスタ・ファイル511、レジスタ・マップ・テーブル520、フリーレジスタ待ち行列522、ディスパッチ・テーブル524、撤収待ち行列526およびインオーダー・マップ・テーブル528を含む。この例示的な組織は、M. Moudgill、K. PingaliおよびS. Vassiliadisによる論文「Register Renaming and Dynamic Speculation: An Alternative Approach」Proceedings of the 26th Annual International Symposium on Microarchitecture, pp. 202-13（1993年12月）に記載されたものに基づく。

【0118】図6に示すプロセッサでは、命令は、分岐装置509の制御の下、命令キャッシュ504（または命令キャッシュ504にない場合には記憶サブシステム501）から取り出され、命令待ち行列503に配置されたのち、命令待ち行列503からディスパッチされる。オペランドを指定するために命令によって使用されるレジスタ名は、アーキテクチャ・レジスタ名から物理レジスタへの現在のマッピングを指定する、レジスタ・マップ・テーブル520の内容にしたがってリネームされる。結果の宛先を指定するために命令によって使用されるアーキテクチャ・レジスタ名は、現在プロセッサによって使用されていない物理レジスタの名前を含むフリーレジスタ待ち行列522から抽出される物理レジスタを割り当てられる。レジスタ・マップ・テーブル520は、物理レジスタを、命令によって指定されるアーキテクチャ宛先レジスタ名に割り当てることによって更新される。すべてのレジスタをリネームされた命令は、ディスパッチ・テーブル524に配置される。命令はまた、それらのアドレスならびにそれらの物理およびアーキテクチャ・レジスタ名を含めて、撤収待ち行列526の中にプログラム順序で配置される。命令は、そのような命令によって使用されるすべての資源が使用可能になった

とき（物理レジスタが予期されるオペランドを割り当てられ、機能装置が未使用であるとき）、ディスパッチ・テーブル524からディスパッチされる。命令によって使用されるオペランドは、通常は汎用レジスタ（GPR）、浮動小数点レジスタ（FPR）および条件レジスタ（CR）を含むレジスタ・ファイル511から読み出される。命令は、対応する記憶装置505、機能装置507または分岐装置509の中で潜在的にアウトオブオーダーで実行される。実行が完了すると、命令の結果がレジスタ・ファイル511に配置される。実行を完了する命令によってセットされる物理レジスタを待つ、ディスパッチ・テーブル524中の命令が通知される。撤収待ち行列526は、実行を完了する命令を、それらの命令が何らかの例外を提起したかどうかを含め、通知される。完了した命令は、撤収待ち行列526からプログラム順序で（行列の先頭から）削除される。撤収時に、命令によって例外が提起されなかったならば、アーキテクチャ・レジスタ名がレジスタ・ファイル511中の、撤収される命令の結果を含む物理レジスタを指し示すよう、インオーダー・マップ・テーブル528が更新される。インオーダー・マップ・テーブル528から先のレジスタ名はフリーレジスタ待ち行列522に戻される。

【0119】他方、命令が例外を提起したならば、プログラム制御は、撤収待ち行列526から撤収される命令のアドレスにセットされる。そのうえ、撤収待ち行列526はクリアされ（フラッシュされ）、それにより、すべての未撤収命令が打ち消される。さらに、レジスタ・マップ・テーブル520がインオーダー・マップ・テーブル528の内容にセットされ、インオーダー・マップ・テーブル528中にないレジスタがフリーレジスタ待ち行列522に加えられる。

【0120】上記部品に加えて、スーパースケラ・プロセッサは、他の部品、たとえば分岐の結果を予測するための分岐履歴テーブルを含むことができる。

【0121】本発明によると、先行するロード命令に対するロード命令の順序変更をサポートする従来のスーパースケラ・プロセッサ（図6に示す）を以下によって増補することができる。

【0122】1. 先行するロード命令に対してアウトオブオーダーで発行されるロード命令を印すための機構。

2. 命令が取り出されるとき、それらの命令に番号を付け、命令が命令ストリーム中で早く起こったか遅れて起こったかを決定するための機構。命令が別の命令に対して早く起こったか遅れて起こったかを決定するための代替機構を用いてもよい。

3. アウトオブオーダーで実行されたロード動作に関する情報、たとえばプログラム順序におけるそれらのアドレス、それらのアクセスのアドレスおよびロードされたデータを含む最大保証不可分性単位のための読み出されたデータ値を格納するための機構。

4. ロード命令が一つ以上のアウトオブオーダー・ロード命令に対してインオーダーで実行されるときに干渉試験を実行し、多数の命令がロード命令に干渉するときに優先順位符号化を実行するための機構。

5. 干渉するロード動作に対応するデータをバイパスするための機構。

6. アウトオブオーダー状態がプログラム順序で撤収待ち行列526からレジスタ・ファイル511に撤収される点でステップ3で生成されたレコードを削除するための機構。

【0123】本発明によって提供される機構は、以下に記すように、図6に示す従来のアウトオブオーダー・プロセッサで利用できる機構と併せて使用される。各命令は、命令待ち行列503に加わるとき、命令番号を付される。ロード命令は、先行するロード命令よりも先にディスパッチテーブル524からディスパッチすることができる。以下、そのようなロード命令を「アウトオブオーダー・ロード動作」と呼ぶ。そのような場合、ロード命令に対応する撤収待ち行列526中の項目は、アウトオブオーダー・ロードと印される。

【0124】ディスパッチ・テーブル524から記憶装置505へのアウトオブオーダー・ロード動作の実行のためのディスパッチの検出は、2個のカウンタ、「取り出し済みロード・カウンタ」および「ディスパッチ済みロード・カウンタ」によって達成することが好ましい。取り出し済みロード・カウンタは、ロード動作がディスパッチ・テーブル524に加えられごとに増加する。ディスパッチ済みロード・カウンタは、ロード動作が実行のために記憶装置505に送られるごとに増加する。ロード命令がディスパッチ・テーブル524に加えられるとき、取り出し済みロード・カウンタの現在の内容がロード命令に付加される。ロード命令が実行のためにディスパッチ・テーブル524から記憶装置505にディスパッチされるとき、ディスパッチテーブル524中のロード命令に付加された値がその時点でのディスパッチ済みロード・カウンタの内容と異なるならば、そのロード命令はアウトオブオーダー・ロード命令と識別される。2個のカウンタ値の違いが、ロード命令がアウトオブオーダーで発行されるときに追い越されるロード動作の正確な数に対応することがわかる。アウトオブオーダー・ロード命令は、ロードオーダー・テーブル605に項目を加えるための空間が利用できる場合にのみ、記憶装置505にディスパッチされる。

【0125】ロードオーダー・テーブル605は、すべての記憶装置505によって同時にアクセスされる一つのテーブルである。すなわち、処理を加速するために多数の物理コピーを維持することはできるが、論理コピーは一つしか維持されない。多数の物理コピーが使用されるならば、それら多数のコピーの論理内容は常にすべての記憶装置505の同じ状態を反映しなければならないこ

とがわかる。

【0126】ロード動作が発行されるごとに、実行されている命令の命令番号および命令が投機実行されるのかが記憶装置505に送られる。

【0127】図7は、本発明の実施態様にしたがって、図6のシステムによってアウトオブオーダー動作の実行をサポートするために使用されるハードウェア資源を示すブロック図である。具体的には、図7は、図6に示す記憶装置505の詳細ブロック図である。記憶装置505は、制御論理601、アドレス生成論理603、ロードオーダー・テーブル605、干渉試験および優先順位エンコーダ607、第一のバイパス用データ選択機構609および第二のバイパス用データ選択機構611を含む。干渉試験および優先順位符号化論理607によって操作される第一のデータ選択機構609は、ロードオーダー・テーブル605から論理的にもっとも早い干渉するアウトオブオーダー・ロードのデータ値を選択するために使用される。第二のデータ選択機構611は、データ・キャッシュ502（またはキャッシュ・ミスの場合には、記憶サブシステム501）によって返されるデータまたはロードオーダー・テーブル605からのデータを選択するために使用される。第二のデータ選択機構611によって選択されるデータは、干渉試験および優先順位符号化論理607によって干渉が検出されたかどうかに依存して、レジスタ・ファイル511に対する将来のコミットに使用される。第一および第二のデータ選択機構609、611によって実行される機能は、一つのデータ選択機構に統合してもよいことが理解されよう。ロードオーダー・テーブル605の好ましい実現形態は連想記憶装置（CAM）である。しかし、当業者は、実質的に同じ効果を有する他の記憶構造をそれに代えて用いてもよいことを理解するであろう。

【0128】ロード動作を受けると、アドレス生成装置603によってアドレスが生成され、データ・キャッシュ502にディスパッチされる。そして、データ・キャッシュ502がアクセスされてデータを提供する。データがデータ・キャッシュ502中に見つからないならば、記憶サブシステム501がアクセスされてデータを提供する。同時に、ロードオーダー・テーブル605が、制御論理601により、アドレス生成装置603によって生成されたデータ・アドレスでアクセスされる。干渉試験および優先順位エンコーダ607が干渉を求めて検査する。ロードオーダー・テーブル605中に、データ・キャッシュ502の現在のアクセスと同じアドレスを参照する項目（または、現在のアドレスのアドレスを含む不可分性単位のそれ）が存在し、そのレコードが、現在実行中のロード命令よりも後の命令番号をそれに対応して有する（すなわち、記録されたロード命令が、現在処理中のロード命令に対してアウトオブオーダーである）ならば、干渉が検出される。干渉が検出されるならば、干

渉試験および優先順位エンコーダ装置607は、データ選択機構611に指図して、情報をロードオーダ・テーブル605からレジスタ・ファイル511にパスさせるか、データ・キャッシュ502から他の方法でパスさせる。最適な実施態様では、バイパス条件に遭遇するならば、データ・キャッシュ502または記憶サブシステム501へのアクセスを抑制することができる。

【0129】多数のマッチに遭遇するならば、干渉試験および優先順位エンコーダ607は、データ選択機構609に指図して、もっとも早い命令番号（現在の命令の番号よりも後）を有するテーブル項目を、データ選択機構611のためのバイパス・データ・ソースとして選択させる。

【0130】実行されたロード動作がアウトオブオーダと印されているならば、レジスタ・ファイル511に供給されるデータ値は、命令の論理的プログラム・アドレスおよびデータ記憶アドレスとともに、ロードオーダ・テーブル605の中の項目に記録される。ロード命令は、いくつかのアウトオブオーダ命令に対してインオーダであり、かつ他のインオーダ・ロード命令に対してアウトオブオーダであることができることがわかる。したがって、バイパスおよび記録論理の両部分を一つの命令によって執行してもよい。

【0131】アウトオブオーダ・ロード動作を撤収待ち行列526から撤収すると、命令または制御信号が記憶装置505に送られて、撤収された命令に対応する項目が削除される（たとえば一意の命令番号を指定することにより）。

【0132】分岐予測ミスに遭遇し、一つ以上の投機実行されたアウトオブオーダ・ロード命令が撤収バッファからフラッシュされるならば、本発明にしたがって、記憶装置505のバイパス・テーブル構造中の適切な項目が同時に削除される。

【0133】命令番号は、このスキームでは、入力されたプログラムの逐次（インオーダ）実行における命令の順序を確立するために使用される。命令番号は、所与の時間にプロセッサによって処理することができるすべての動作を一意に識別することができるはずで、所与の時間にプロセッサによって同時に処理される二つの命令の関係を確立するために使用することができなければならない。たとえば、命令番号は、プロセッサ中で所与の時点でインフライトである（処理される）ことができる数の少なくとも2倍の数 $n$ の命令を符号化するのに十分な広さの一つの番号からなることができる。そして、モジュロ算術が、現在の命令番号に先行する $n-1$ の範囲にある番号を有する命令が現在の命令に論理的に先行し、現在の命令番号に続く $n-1$ の範囲にある番号を有する命令が現在の命令に論理的に後続することゝ確立することができる。

【0134】代替の番号付けスキームは、命令アドレス

および分岐がとられるごとのさらなる分岐前置子を使用することからなることができる。分岐前置子は、いかなる数の形態、たとえば分岐テーブルへの参照のモジュロ・カウンタを取ることができる。命令番号付けの代替実現形態は、命令ストリームに対して順序付けを課すハードウェア・テーブルを参照することができる。これは、既存のハードウェア要素、たとえば撤収待ち行列526または命令を順序付けする専用の目的のために実現されたハードウェア機構に基づくことができる。さらに別の代替形態は、前記スキームにしたがって、たとえば取り出し済みロード・カウンタ値を使用してロード動作に番号付けすることにより、ロード命令をカウントするだけであってもよい。

【0135】本発明の代替実施態様は、命令番号に基づいて項目を格納する代わりに、アクセスされる記憶アドレスに基づいてロードオーダ・バイパス・テーブル項目を生成することができる。この実施態様は、干渉試験および優先順位エンコーダ607における優先順位符号化の要件を除くが、互いに対してインオーダであるが、第三のロード命令に対してはアウトオブオーダである命令の間でさらなるバイパス条件を生じさせる。そのような実行がなおも書き込み直列化されるが、そのような挙動は、所与の記憶場所に対する読み取りに関してプロセッサによって返される値が他のプロセッサによって提示される値ストリームと同期化される速度を落とすため、望ましくないかもしれないことがわかる。

【0136】本発明のもう一つの実施態様は、命令を動的に生成し、命令待ち行列503に挿入することができる。この実施態様は、干渉試験およびデータ・バイパスの静的実施態様に関して上記したものに類似した命令スケジュールを動的に生成する。したがって、プロセッサによって実行される命令は、静的実施態様と動的実施態様とで類似しており、唯一の違いは、スケジュールが、動的実施態様の場合にはプログラム実行時にプロセッサによって生成され、静的実施態様の場合にはコンパイラによって生成されることにある。

【0137】添付図面を参照しながら例示的な実施態様を本明細書に記載したが、本システムおよび方法はこれらの正確な実施態様に限定されず、本発明の範囲または本質を逸することなく、他にも種々の変更および変形が当業者によって加えられることが理解されよう。そのようなすべての変更および変形は、請求の範囲によって定義される本発明の範囲に含まれるものとされる。

【0138】まとめとして、本発明の構成に関して以下の事項を開示する。

(1) アウトオブオーダ実行を実現するコンピュータ処理システムで命令を実行のためにスケジュールする方法であって、次の命令を選択し、命令シーケンス中のその現在位置からより早い位置に移動するステップと、選択命令が読み取りアクセスのために前記記憶場所を参照で

きるかどうかを決定するステップと、選択命令が読み取りアクセスのために前記記憶場所を参照できる場合、読み取りアクセスのために前記記憶場所を曖昧に参照できる非選択命令が選択命令を越えてあらかじめ移動されたかどうかを決定するステップと、非選択命令が選択命令を越えてあらかじめ移動されており、非選択命令がデータを読み取りアクセスした記憶場所のアドレスが、選択命令によってデータが読み取りアクセスされる記憶場所のアドレスと同じである場合、選択命令の実行中に実行され、選択命令に非選択命令によってあらかじめ読み取りアクセスされたデータをパスするバイパス・シーケンスを設けるステップと、選択命令が読み取りアクセスのために記憶場所を参照できる場合、選択命令が以前に非選択命令を越えて移動されたかどうかを決定するステップと、非選択命令による将来の参照のために、選択命令の記録を格納するための機構を追加するステップと、を含むことを特徴とする方法。

( 2 ) 選択命令が非選択命令を越えてあらかじめ移動された場合、前記追加するステップを実行する上記 ( 1 ) 記載の方法。

( 3 ) 非選択命令が読み取りアクセスのための前記記憶場所を曖昧参照できる場合、前記追加するステップを実行する上記 ( 1 ) 記載の方法。

( 4 ) 選択すべき命令が残っているかどうかを決定するステップと、選択すべき命令が残っている場合、前記選択するステップに戻るステップと、をさらに含む上記 ( 1 ) 記載の方法。

( 5 ) 異なる命令を越えてあらかじめ移動された第一の命令に、異なる命令を識別するロードタグ識別子を割り当てるステップをさらに含む上記 ( 1 ) 記載の方法。

( 6 ) 非選択命令が以前に選択命令を越えて移動されたかどうかを決定する前記ステップが、ロードタグ識別子が非選択命令に割り当てられたことがあるかどうかを決定するステップと、ロードタグ識別子が選択命令を識別するかどうかを決定するステップと、を含む上記 ( 5 ) 記載の方法。

( 7 ) 選択命令が以前に非選択命令を越えて移動されたかどうかを決定する前記ステップが、ロードタグ識別子が選択命令に割り当てられたことがあるかどうかを決定するステップと、ロードタグ識別子が非選択命令を識別するかどうかを決定するステップと、を含む上記 ( 5 ) 記載の方法。

( 8 ) ロードタグ識別子をアウトオブオーダー・ロード命令語とともに格納するステップをさらに含む上記 ( 5 ) 記載の方法。

( 9 ) アウトオブオーダー実行を実現するコンピュータ処理システムで命令を実行のためにスケジュールする方法であって、次の命令を選択し、命令シーケンス中のその現在位置からより早い位置に移動するステップと、選択命令が読み取りアクセスのために記憶場所を参照するか

もしれないかどうかを決定するステップと、選択命令が読み取りアクセスのために記憶場所を参照するかもしれない場合、選択命令が、読み取りアクセスのために記憶場所を参照するかもしれない非選択命令に対してインオーダー命令であるかどうかを決定するステップと、選択命令が、非選択命令に対してインオーダー命令であり、非選択命令がデータを読み取りアクセスしたところの記憶場所のアドレスが、選択命令がデータを読み取りアクセスするところの記憶場所のアドレスと同じである場合、前記選択命令の実行中に実行される、非選択命令によって以前に読み取りアクセスされたデータを選択命令にパスするバイパス・シーケンスを設けるステップと、選択命令が読み取りアクセスのために記憶場所を参照するかもしれない場合、前記選択命令が非選択命令に対してアウトオブオーダー命令であるかどうかを決定するステップと、前記選択命令が前記非選択命令に対してアウトオブオーダー命令である場合、前記非選択命令による将来の参照のために、選択命令のレコードを格納するための機構を追加するステップと、を含むことを特徴とする方法。

( 1 0 ) 選択命令が非選択命令に対してアウトオブオーダー命令である場合、前記追加ステップを実行する上記 ( 9 ) 記載の方法。

( 1 1 ) 非選択命令が読み取りアクセスのために記憶場所を曖昧に参照するかもしれない場合、前記追加ステップを実行する上記 ( 9 ) 記載の方法。

( 1 2 ) レコードが、選択命令がデータを読み取りアクセスしたところの記憶アドレスと、データに対応する値とを含む上記 ( 9 ) 記載の方法。

( 1 3 ) 各アウトオブオーダー命令に識別子を割り当てて、アウトオブオーダー命令およびアウトオブオーダー命令に対してインオーダーである命令を識別するステップをさらに含む上記 ( 9 ) 記載の方法。

( 1 4 ) 識別子をアウトオブオーダー命令語の中に格納する上記 ( 1 3 ) 記載の方法。

( 1 5 ) 識別子を、それに割り当てられたアウトオブオーダー命令のレコードの中に記録する上記 ( 1 3 ) 記載の方法。

( 1 6 ) アウトオブオーダー命令に割り当てられた識別子で識別されるインオーダー命令が実行されており、干渉しないものであると決定されている場合、アウトオブオーダー命令のレコードを破壊するための手段を追加するステップをさらに含む上記 ( 1 3 ) 記載の方法。

( 1 7 ) アウトオブオーダー命令のレコードが後の割り当て要求によって自動的に取って代わられるように設ける上記 ( 9 ) 記載の方法。

( 1 8 ) レコード中に格納されたデータ単位が、不可分性を保証する可能な最大データ単位である上記 ( 9 ) 記載の方法。

( 1 9 ) 多数のアウトオブオーダー命令がインオーダー命令と同じアドレスを参照する場合、最下位の論理プログラ



ム・アドレスを有するデータがインオーダー・ロード命令にバスされることを保証するために優先順位符号化を実現するステップをさらに含む上記(9)記載の方法。

(20) 命令シーケンスが少なくとも一つの処理装置によって実行され、多数の読み取りアクセスがアウトオブオーダー・ロード命令および少なくとも一つの他のロード命令によって起動されるコンピュータ処理システム中の記憶場所からの多数の読み取りアクセスの間に得られるデータ値の間の整合性を執行する方法であって、アウトオブオーダー・ロード命令を実行して少なくとも一つの処理装置を制御して、アウトオブオーダー・ロード命令によって識別される記憶場所から第一のデータを少なくとも読み取りアクセスさせるステップと、少なくとも一つの他のロード命令が使用するための、第一のデータがロードされたところの記憶場所のアドレスと、第一のデータに対応する値とを含む、アウトオブオーダー・ロード命令のレコードを生成するステップと、少なくとも一つの他のロード命令を実行し、少なくとも一つの他のロード命令の実行中に少なくとも一つの処理装置を制御して、アウトオブオーダー命令が第一のデータをロードしたところの記憶場所のアドレスが、少なくとも一つの他のロード命令がデータをロードするところのアドレスと重複する、または同じであるかどうかを決定するステップと、アドレスが同じである、または重複する場合、それぞれ第一のデータまたはその一部をレコードから少なくとも一つの他のロード命令にバスするステップと、を実行させるステップと、を含むことを特徴とする方法。

(21) 処理装置が命令シーケンス中のアウトオブオーダー・ロード命令の元の位置に達した場合、レコードを破壊するステップをさらに含む上記(20)記載の方法。

(22) 命令シーケンス中のアウトオブオーダー・ロード命令の元の位置でレコードを削除するための手段を追加するステップをさらに含む上記(20)記載の方法。

(23) 各アウトオブオーダー命令に識別子を割り当てて、アウトオブオーダー命令およびアウトオブオーダー命令に対してインオーダーである命令を識別するステップをさらに含む上記(20)記載の方法。

(24) アウトオブオーダー命令を実行する前記ステップが、少なくとも一つの処理装置を制御して、第一のデータをアウトオブオーダー命令によって識別される第一の標的レジスタ中に配置させるステップをさらに含む上記(20)記載の方法。

(25) 前記決定ステップおよびバスするステップが、少なくとも一つの処理装置によって実行される一つの命令を含む上記(20)記載の方法。

(26) 命令シーケンスが少なくとも一つの処理装置によって実行され、多数の読み取りアクセスが少なくとも一つのアウトオブオーダー・ロード命令および一つのインオーダー・ロード命令によって起動されるコンピュータ処理システムの記憶サブシステム中の場所からの多数の読

み取りアクセスの間に得られるデータ値の間の整合性を執行するための装置であって、データが読み取りアクセスされたところの記憶サブシステム中の場所のアドレスと、データに対応する値とを含む、少なくとも一つのアウトオブオーダー・ロード命令のレコードを格納するための格納手段と、インオーダー命令を処理するとき、少なくとも一つのアウトオブオーダー・ロード命令がデータを読み取りアクセスしたところの記憶サブシステム中の場所のアドレスと、インオーダー・ロード命令がデータを読み取りアクセスするところの記憶サブシステム中の場所のアドレスとを比較するための比較論理と、前記格納手段に指図してレコードを格納させ、少なくとも一つのアウトオブオーダー命令のレコードにアクセスしてアドレスを前記比較論理に供給するための制御論理と、前記比較論理によって比較されたアドレスがそれぞれ等しい、または重複する場合、前記制御論理の制御の下で、前記格納手段に格納された値またはその一部をインオーダー命令に供給するためのデータ選択機構と、を含むことを特徴とする装置。

(27) 前記格納手段が、CAM構造またはレコードを格納するために予め指定された前記記憶サブシステム中の区域である上記(26)記載の装置。

(28) 前記レコードが、前記アウトオブオーダー・ロード命令に対応するインオーダー・ロード命令を識別するための識別子をさらに含む上記(26)記載の方法。

(29) 前記識別子で識別されるように前記アウトオブオーダー命令に対応する前記インオーダー命令が実行されており、干渉しないものであると決定されている場合、記格納手段に格納されたレコードを削除するための手段をさらに含む上記(28)記載の装置。

(30) 少なくとも一つのアウトオブオーダー・ロード命令およびインオーダー・ロード命令を処理するとき、データを読み取りアクセスするところの記憶サブシステム中の場所のアドレスを生成するためのアドレス生成論理をさらに含む上記(26)記載の装置。

(31) インオーダー・ロード命令がデータを読み取りアクセスするところの記憶中の場所のアドレスからデータを読み取りアクセスしたことがある多数のアウトオブオーダー・ロード命令が存在する場合、命令シーケンス中で最下位の元の位置を有するデータを検出するための優先順位符号化手段をさらに含む上記(26)記載の装置。

(32) 命令シーケンスが少なくとも一つの処理装置によって実行され、多数の読み取りアクセスが少なくとも一つの先に実行されたロード命令および現在実行中のロード命令によって起動されるコンピュータ処理システムの記憶サブシステム中の場所からの多数の読み取りアクセスの間に得られるデータ値の間の整合性を執行するための装置であって、データが読み取りアクセスされたところの記憶サブシステム中の場所のアドレスと、データとを含む、少なくとも一つの先に実行された命令のレコ



ードを格納するための格納手段と、現在実行中の命令を処理するとき、少なくとも一つの先に実行された命令がデータを読み取りアクセスしたところの場所のアドレスと、現在実行中の命令がデータを読み取りアクセスするところの場所のアドレスとを比較し、少なくとも一つの先に実行された命令が、現在実行中の命令よりも後の命令番号をそれに対応して有するかどうかを決定するための干渉試験および優先順位エンコードと、前記格納手段に指図してレコードを格納させ、少なくとも一つの先に実行された命令のレコードにアクセスしてアドレスを前記干渉試験および優先順位エンコードに供給するための制御論理と、前記干渉試験および優先順位エンコードによって比較されたアドレスが等しい、または重複し、少なくとも一つの先に実行された命令が、より遅い命令番号をそれに対応して有する場合、前記干渉試験および優先順位符号化論理の制御の下で、前記格納手段に格納されたデータまたはその一部を現在実行中の命令に供給するためのデータ選択機構と、を含むことを特徴とする装置。

( 33 ) 前記干渉試験および優先順位エンコードによって比較されるアドレスが等しくなく、重複もしない場合、前記データ選択機構が、記憶サブシステム中に格納されたデータを現在実行中の命令に供給する上記 ( 32 ) 記載の装置。

( 34 ) 少なくとも一つの先に実行された命令が二つ以上存在する場合、前記データ選択機構が、論理的にもっとも早い干渉する先に実行された命令に対応するデータを格納手段から現在実行中の命令に供給する上記 ( 32 ) 記載の装置。

( 35 ) 現在実行中の命令がデータを読み取りアクセスするところの記憶中の場所のアドレスからデータを読み取りアクセスしたことがある少なくとも一つの先に実行された命令が二つ以上存在する場合、前記干渉試験および優先順位エンコードが、命令シーケンス中で最下位の元の位置を有するデータを検出する上記 ( 32 ) 記載の装置。

( 36 ) 命令番号が、処理装置によって所与の期間に処理することができる数の少なくとも2倍の数 $n$ の命令を符号化するのに十分に広い上記 ( 32 ) 記載の装置。

( 37 ) 少なくとも一つの先に実行された命令の命令番号が、現在実行中の命令の命令番号に続く $n-1$ の範囲にある場合、少なくとも一つの先に実行された命令が現

在执行中の命令よりも後の命令番号を有する上記 ( 36 ) 記載の装置。

【図面の簡単な説明】

【図1】従来技術による、記憶動作以外の動作の順序変更を実行する場合の命令のスケジューリングを示す流れ図である。

【図2】本発明の実施態様による、元の命令シーケンスから動作を順序変更する方法を示す流れ図である。

【図3】図2の順序変更された動作を実行する方法を示す流れ図である。

【図4】記憶動作の静的順序変更ならびに干渉試験およびデータ・バイパス・シーケンスのソフトウェアベースの実現形態をサポートする従来のコンピュータ処理システムの機能ブロック図である。

【図5】本発明の実施態様にしたがって、図3のシステムによるアウトオブオーダー・ロード動作の実行をサポートするために使用されるハードウェア資源を示すブロック図である。


【図6】記憶動作の動的順序変更ならびに干渉試験およびデータ・バイパス・シーケンスのハードウェアベースの実現形態をサポートする従来のコンピュータ処理システムの機能ブロック図である。

【図7】本発明の実施態様にしたがって、図4または6のシステムによるアウトオブオーダー・ロード動作の実行をサポートするために使用されるハードウェア資源を示すブロック図である。


【符号の説明】

- 301、501 記憶サブシステム
- 302、502 データ・キャッシュ
- 303、503 命令待ち行列
- 304、504 命令キャッシュ
- 305 ロード装置
- 307 実行装置
- 309、509 分岐装置
- 311 レジスタ・ファイル
- 401、601 制御論理
- 402、603 アドレス生成論理
- 403、605 ロードオーダー・テーブル
- 404 比較論理
- 405、609、611 バイパス用データ選択機構
- 607 干渉試験および優先順位エンコード


【図1】




【図2】




【図3】




【図4】




【図7】



【 図 5 】



【図6】



**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**

**THIS PAGE BLANK (USPTO)**